| 研究概要 |
本研究ではVLSIチップのレイアウト設計に注目し,メタヒューリスティクスに基づくVLSIレイアウト設計手法を開発することを目的として研究を行った。本研究の成果の概要を以下にまとめる。
1.ハイパーグラフ分割アルゴリズムの開発:VLSIレイアウト設計における基本的な組合せ問題の一つであるハイパーグラフ分割問題に対し,アルゴリズムの実行中に節点のクラスタリングを動的に変更しながらハイパーグラフを分割するヒューリスティックアルゴリズムを提案し,計算機実験により提案手法の有効性を確認した。
2.トボロジ制約に基づくフロアプランニング手法の開発:VLSIチップのフロアプラン設計に対し,ブロック配置におけるトポロジ制約を動的に変更しながらフロアプラン設計を行うヒューリスティックアルゴリズムを開発し,計算機実験により提案手法の有効性を確認した。
3.セル配置アルゴリズムの開発:スタンダードセル方式VLSIレイアウト設計におけるセル配置問題に対し,遺伝的アルゴリズムに基づくセル配置手法,および与えられたタイミング制約の下で仮想配線長を最小化するセル配置手法を提案し,計算機実験により有効性を確認した。
4.スタンダードセル概略配線手法の開発:VLSIチップの概略配線設計に対し,チャネル密度を最小化することを目的とした概略配線手法を提案し,計算機実験により提案手法の有効性を確認した。
5.3層セル上チャネル配線手法の開発:スタンダードセル方式VLSIチップの詳細配線設計に対し,セル上配線の自由度が大きい新しいセルモデルを提案すると共に,提案セルモデルに対応し,かつ複数チャネルでの配線を考慮したセル上チャネル配線手法を提案し,計算機実験により提案セルモデルと提案チャネル配線手法の有効性を確認した。
|
