• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 前のページに戻る

光結合3次元連想メモリを用いるニューロコンピュータの研究

研究課題

研究課題/領域番号 06858034
研究種目

奨励研究(A)

配分区分補助金
研究分野 計算機科学
研究機関広島大学

研究代表者

相原 玲二  広島大学, 総合情報処理センター, 助教授 (50184023)

研究期間 (年度) 1994
研究課題ステータス 完了 (1994年度)
配分額 *注記
800千円 (直接経費: 800千円)
1994年度: 800千円 (直接経費: 800千円)
キーワードニューラルネットワーク / 3次元集積回路 / VLSI設計 / デバイスシミュレーション / 並列プロセッサ
研究概要

本研究ではまず、過去に行なわれた研究である3次元集積回路を用いたホップフィールド型ニューロチップの設計について詳細な検討を行なった。この設計ではグループ連想などを採り入れた4層からなる3次元構造の集積回路を用いており、層間の結合には電気配線を用いることを前提としている。電気配線による3次元集積回路は製造上の困難さなどから問題があり、研究代表者の所属する集積化システム研究センターでは、光結合による層間結合が検討されている。そこで、層間結合に光配線を用いたニューロチップの設計を行なった。
今回実現するネットワークとしては上記電気配線によるものと同様ホップフィールド型とした。また、想定する集積回路は4層構造とした。第一層はニューラルネットワークの増幅回路およびフィードバック回路とし、第二層にはフィードバックの大きさ(重み)を記憶するためのメモリ回路とした。このように2層構造にすることで、面積効率が非常によい配置が得られる。さらに、設計した回路の動作を確認するため、回路シミュレータによる評価を行なった。光配線が含まれるため、光結合係数など新しいパラメータを導入してシミュレーションを行なった。その結果、電気・光変換などのオーバヘッドを含めても、通常の2次元集積回路と同様の動作結果が得られた。3次元化によりチップ面積を一定に保った状態で集積度を向上できるため、高性能化が期待できることが判明した。
また、上記のデバイスシミュレーションを高速に行なうため専用並列プロセッサの設計、特に設計方法を検討している。さらに、並列プロセッサを想定した、モンテカルロ手法によるデバイスシミュレーションの高速解法アルゴリズムの検討も行なっている。

報告書

(1件)
  • 1994 実績報告書
  • 研究成果

    (2件)

すべて その他

すべて 文献書誌 (2件)

  • [文献書誌] 黒石範彦: "HDLによる並列モンテカルロデバイスシミュレーション向けプロセッサのトップダウン設計" 電子情報通信学会技術報告. ICD93-194. 9-16 (1994)

    • 関連する報告書
      1994 実績報告書
  • [文献書誌] 吉田佳久: "モンテカルロデバイスシミュレーション向け並列プロセッサにおける高速解法アルゴリズム" 電子情報通信学会技術報告. ICD94-114. 25-32 (1994)

    • 関連する報告書
      1994 実績報告書

URL: 

公開日: 1994-04-01   更新日: 2016-04-21  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi