FD-SOIのトータルばらつき抑制効果による超低電圧動作ディペンダブルSRAM

• 研究課題/領域番号: 20360161
• 研究種目: 基盤研究(B)
• 配分区分: 補助金
• 応募区分: 一般
• 研究分野: 電子デバイス・電子機器
• 研究機関: 神戸大学
• 研究代表者: 川口 博 神戸大学, 大学院・システム情報学研究科, 准教授 (00361642)
• 研究期間 (年度): 2008 – 2011
• 研究課題ステータス: 完了 (2011年度)
• 配分額: 18,330千円 (直接経費: 14,100千円、間接経費: 4,230千円); 2011年度: 2,080千円 (直接経費: 1,600千円、間接経費: 480千円); 2010年度: 4,290千円 (直接経費: 3,300千円、間接経費: 990千円); 2009年度: 9,490千円 (直接経費: 7,300千円、間接経費: 2,190千円); 2008年度: 2,470千円 (直接経費: 1,900千円、間接経費: 570千円)
• キーワード: SRAM / ディペンダブルVLSI / ばらつき / 低電圧動作 / FD-SOI

研究概要

グローバルばらつきを抑制するFD-SOI基板バイアス制御技術とローカルばらつきを動的に補償可能な7T/14T(7トランジスタ/14トランジスタ)メモリセルを提案した。基板バイアス制御回路は自動的にグローバルばらつきを検知し、適切な基板バイアスを与えることでメモリセルのマージンを最大化させる。150-nm 486-kb FD-SOI SRAMに適用し、基板バイアスを印加しない場合と比較して、FSコーナーにおける動作電圧下限を0. 14V改善し、0. 42Vで動作することを確認した。7T/14Tディペンダブルメモリセルの評価としては、150-nm 576-kb FD-SOI SRAMを試作した。14Tディペンダブルモードでは2つのメモリセルで1ビットの情報を保持することでビットエラーレートを改善し、7T通常モードに比べてリテンション電圧下限を0. 15V、動作電圧下限を0. 32V低減させることを確認した。

研究成果

• [雑誌論文] Bit-Error and Soft-Error Resilient 7T/14T SRAM with 150-nm FD-SOI Process (2012)
  • 著者名/発表者名: S. Yoshimoto, T. Amashita, S. Okumura, K. Nii, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: IEICE Transactions on Fundamentals
  • NAID: 10031126654
  • 査読あり
• [雑誌論文] A 0. 15-um FD-SOI Substrate Bias Control SRAM with Inter-Die Variability Compensation Schem (2012)
  • 著者名/発表者名: S. Okumura, H. Fujiwara, K. Yamaguchi, S. Yoshimoto, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: IEICE Transactions on Electronic 巻: Vol.E95-C, No.4 ページ: 579-585
  • 査読あり
• [雑誌論文] Processor Coupling Architecture for Aggressive Voltage Scaling on Multicores (2012)
  • 著者名/発表者名: K. Kugata, S. Soda, Y. Nakata, S. Okumura, S. Izumi, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: Proceedings of Workshop on Parallel Programming and Run-Time Management Techniques for Many-Core Architectures(PARMA) ページ: 375-384
  • 査読あり
• [雑誌論文] A 0.15-µm FD-SOI Substrate Bias Control SRAM with Inter-Die Variability Compensation Scheme (2012)
  • 著者名/発表者名: S.Okumura, H.Fujiwara, K.Yamaguchi, S.Yoshimoto, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: IEICE Transactions on Electronics 巻: E95.C 号: 4 ページ: 579-585
  • DOI: 10.1587/transele.E95.C.579
  • NAID: 130002135494
  • ISSN: 0916-8524, 1745-1353
  • 査読あり
• [雑誌論文] Processor Coupling Architecture for Aggressive Voltage Scaling on Multicores (2012)
  • 著者名/発表者名: K.Kugata, S.Soda, Y.Nakata, S.Okumura, S.Izumi, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of Workshop on Parallel Programming and Run-Time Management Techniques for Many-Core Architectures (PARMA) ページ: 375-384
  • 査読あり
• [雑誌論文] チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0. 42-V 576-Kb 0. 15-um FD-SOI 7T/14T SRAM (2011)
  • 著者名/発表者名: 吉本秀輔、山口幸介、奥村俊介、吉本雅彦、川口博
  • 雑誌名: 電子情報通信学会技術研究報告 巻: 111巻、352号 ページ: 155-160
• [雑誌論文] Bit Error and Soft Error Hardenable 7T/14T SRAM with 150-nm FD-SOI Process (2011)
  • 著者名/発表者名: S. Yoshimoto, T. Amashita, S. Okumura, K. Yamaguchi, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: Proceedings of IEEE International Reliability Physics Symposium(IRPS) ページ: 876-881
  • 査読あり
• [雑誌論文] Bit Cells and Substrate Bias Control Circuits for Intra-Die and Inter-Die Variability Compensation (2011)
  • 著者名/発表者名: K. Yamaguchi, S. Okumura, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: Proceedings of Workshop of the Thematic Network on Silicon on Insulator Technology ページ: 17-19
  • 査読あり
• [雑誌論文] Bit Error and Soft Error Hardenable 7T/14T SRAM with 150-nm FD-SOI Process (2011)
  • 著者名/発表者名: S.Yoshimoto, T.Amashita, S.Okumura, K.Yamaguchi, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of IEEE International Reliability Physics Symposium (IRPS) ページ: 876-881
  • DOI: 10.1109/irps.2011.5784596
  • 査読あり
• [雑誌論文] チップ間ばらつき及びチップ内ばらつきを抑制する基板バイアス制御回路を備えた0.42-V 576-Kb 0.15-um FD-SOI 7T/14T SRAM (2011)
  • 著者名/発表者名: 吉本秀輔, 山口幸介, 奥村俊介, 吉本雅彦, 川口博
  • 雑誌名: 電子情報通信学会技術研究報告 巻: 111巻352号 ページ: 155-160
• [雑誌論文] Bit Error and Soft Error Hardenable 7T/14T SRAM with 150-nm FD-SOI Process (2011)
  • 著者名/発表者名: S.Yoshimoto, T.Amashita, S.Okumura, K.Yamaguchi, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of IEEE International Reliability Physics Symposium(IRKS) ページ: 876-881
  • 査読あり
• [雑誌論文] 0.42-V 576-kb 0.15-um FD-SOT SRAM with 7T/14T Bit Cells and Substrate Bias Control Circuits for Intra-Die and Inter-Die Variability Compensation (2011)
  • 著者名/発表者名: K.Yamaguchi, S.Okumura, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits(EUROSOI) ページ: 17-19
  • 査読あり
• [雑誌論文] 0.42-V 576-kb 0.15-um FD-SOI SRAM with 7T/14T Bit Cells and Substrate Bias Control Circuits for Intra-Die and Inter-Die Variability Compensation (2011)
  • 著者名/発表者名: K.Yamaguchi, S.Okumura, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of Workshop of the Thematic Network on Silicon on Insulator Technology, Devices and Circuits (EUROSOI) ページ: 17-19
  • 査読あり
• [雑誌論文] (Invited) Low-Power Control Techniques for Silicon and Organic Circuits with Array Structures (2009)
  • 著者名/発表者名: H. Kawaguchi
  • 雑誌名: Proceedings of IEEE Conference on Control Applications(CCA) ページ: 326-333
  • 査読あり
• [雑誌論文] (Invited)Low-Power Control Techniques for Silicon and Organic Circuits with Array Structures (2009)
  • 著者名/発表者名: H.Kawaguchi
  • 雑誌名: Proceedings of IEEE Conference on Control Applications (CCA) ページ: 326-333
  • 査読あり
• [雑誌論文] Low-Power Control Techniques for Silicon and Organic Circuits with Array Structures (2009)
  • 著者名/発表者名: H.Kawaguchi
  • 雑誌名: Proceedings of IEEE Conference on Control Applications (CCA) 巻: (Invited) ページ: 326-333
  • 査読あり
• [雑誌論文] (Invited)Low-Power Control Techniques for Silicon and Organic Circuitswith Array Structures (2009)
  • 著者名/発表者名: H. Kawaguchi
  • 雑誌名: Proceedings of IEEE Conference on Control Applications (掲載確定)
  • 査読あり
• [雑誌論文] チップ間ばらつき補正機能を有する基板バイアス制御を用いた0. 42V動作486kb FD-SOI SRAM (2008)
  • 著者名/発表者名: 山口幸介、藤原英弘、竹内隆、大竹優、吉本雅彦、川口博
  • 雑誌名: 電子情報通信学会技術研究報告 巻: 108巻、347号 ページ: 131-136
• [雑誌論文] An Inter-Die Variability Compensation Scheme for 0. 42-V 486-kb FD-SOI SRAM using Substrate Control (2008)
  • 著者名/発表者名: H. Fujiwara, T. Takeuchi, Y. Otake, M. Yoshimoto, and H. Kawaguchi
  • 雑誌名: Proceedings of IEEE International SOI Conference ページ: 93-94
  • 査読あり
• [雑誌論文] チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486kbFD-SOTSRAM (2008)
  • 著者名/発表者名: 山口幸介、藤原英弘、竹内隆、大竹優、吉本雅彦、川口博
  • 雑誌名: 電子情報通信学会技術研究報告、ICD2008-127 ページ: 131-136
• [雑誌論文] An Inter-Die Variability Compensation Scheme for 0.42-V 486-kb FD-SOT SRAM using Substrate Control (2008)
  • 著者名/発表者名: H.Fujiwara, T.Takeuchi, Y.Otake, M.Yoshimoto, H.Kawaguchi
  • 雑誌名: Proceedings of IEEE International SOI Conference ページ: 93-94
  • 査読あり
• [雑誌論文] An Inter-Die Varialbility Compensation Scheme for 0.42-V 486-kb FD-SOISRAM using Substrate Control (2008)
  • 著者名/発表者名: H. Fuiiwara, T. Takeuchi, Y. Otake, M. Yoshimoto, H. Kawaguchi
  • 雑誌名: Proceedings of IEEE International SOI Conference ページ: 93-94
  • 査読あり
• [雑誌論文] チップ問ばらつき補正機能を有する基板バイアス制御を用いた0.42V 動作486kb FD-SOI SRAM (2008)
  • 著者名/発表者名: 山口幸介, 藤原英弘, 竹内隆, 大竹優, 吉本雅彦, 川口博
  • 雑誌名: 電子情報通信学会技術研究報告 108巻347号 ページ: 131-136
• [学会発表] ビットエラー耐性及びソフトエラー耐性を備えたFD-SOI 7T/14T SRAM (2011)
  • 著者名/発表者名: 吉本秀輔、天下卓郎、奥村俊介、山口幸介、吉本雅彦、川口博
  • 学会等名: LSIとシステムのワークショップ
  • 発表場所: 北九州市
  • 年月日: 2011-05-17
• [学会発表] ビットエラー耐性及びソフトエラー耐性を備えたFD-SOI 7T/14T SRAM (2011)
  • 著者名/発表者名: 吉本秀輔, 天下卓郎, 奥村俊介, 山口幸介, 吉本雅彦, 川口博
  • 学会等名: LSIとシステムのワークショップ
  • 発表場所: 北九州国際会議場(福岡県)
  • 年月日: 2011-05-17
• [学会発表] 低電圧・低消費電力SRAM (2009)
  • 著者名/発表者名: 川口博
  • 学会等名: IEEE Solid-State Circuits Society Kansai Chapter Technical Seminar
  • 発表場所: 京都市
  • 年月日: 2009-12-02
• [学会発表] 低電圧・低消費電力SRAM (2009)
  • 著者名/発表者名: 川口博
  • 学会等名: IEEE Solid-State Circuits Society Kansai Chapter Technical Seminar
  • 発表場所: 東京市(招待講演)
  • 年月日: 2009-12-02
• [学会発表] チップ間ばらつき補正機能を有する基板バイアス制御を用いた0. 42V動作486kb FD-SOI SRAM (2009)
  • 著者名/発表者名: 山口幸介、藤原英弘、竹内隆、大竹優、吉本雅彦、川口博
  • 学会等名: LSIとシステムのワークショップ
  • 発表場所: 北九州市
  • 年月日: 2009-05-18
• [学会発表] チソプ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486kbFD-SOIS RAM (2009)
  • 著者名/発表者名: 山口幸介、藤原英弘、竹内隆、大竹優、吉本雅彦、川口博
  • 学会等名: LSIとシステムのワークショップ
  • 発表場所: 北九州市
  • 年月日: 2009-05-18
• [学会発表] チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486kb FD-SOI SRAM (2009)
  • 著者名/発表者名: 山口幸介, 藤原英弘, 竹内隆, 大竹優, 吉本雅彦, 川口博
  • 学会等名: LSIとシステムのワークショップ
  • 発表場所: 北九州国際会議場(福岡県)(招待講演)
  • 年月日: 2009-05-18
• [学会発表] チップ間ばらつき補正機能を有する基板バイアス制御を用いた0.42V動作486kb FD-SOl SRAM (2009)
  • 著者名/発表者名: 山口幸介, 藤原英弘, 竹内隆, 大竹優, 吉本雅彦, 川口博
  • 学会等名: LSIとシステムのワークショツフ
  • 発表場所: 北九州市
  • 年月日: 2009-05-18
• [学会発表] (招待講演)低電圧・低消費電力SRAM (2008)
  • 著者名/発表者名: 川口博
  • 学会等名: IEEE Solid-State Circuits Society Kansai Chapter Technical Seminar
  • 発表場所: 京都市
  • 年月日: 2008-12-02
• [備考] ホームページ
  • URL: http://www28.cs.kobe-u.ac.jp/ja/research/sram.htm
• [備考]
  • URL: http://www28.cs.kobe-u.ac.jp/ja/research/sram.html
• [備考] ホームページ
  • URL: http://www28.CS.kobe-u.a.jp/ja/research/sram.htm
• [備考]
  • URL: http://www28.cs.kobe-u.ac.jp/ja/research/sram.html
• [備考]
  • URL: http://www28.cs.kobe-u.ac.jp/ja/research/sram.html
• [備考]
  • URL: http://www28.cs.kobe-u.ac.jp/research/sram_project/sram_1/
• [産業財産権] フリップフロップ回路装置及びそれを用いたプロセッサ装置 (2011)
  • 発明者名: 川口博、吉本雅彦、久賀田耕史、高木智也、野口紘希
  • 権利者名: 株式会社半導体理工学研究センター
  • 産業財産権番号: 2011-125500
  • 出願年月日: 2011-06-03
• [産業財産権] フリップフロップ回路装置及びそれを用いたプロセッサ装置 (2011)
  • 発明者名: 川口博, 吉本雅彦, 久賀田耕史, 高木智也, 野口紘希
  • 権利者名: 株式会社半導体理工学研究センター
  • 産業財産権番号: 2011-125500
  • 出願年月日: 2011-06-03
• [産業財産権] 半導体メモリおよびプログラム (2009)
  • 発明者名: 吉本雅彦、川口博、藤原英弘、奥村俊介
  • 権利者名: 財団法人新産業創造研究機構
  • 出願年月日: 2009-01-07
  • 外国
• [産業財産権] 半導体メモリおよびプログラム (2009)
  • 発明者名: 吉本雅彦、川口博、藤原英弘、奥村俊介
  • 権利者名: 財団法人新産業創造研究機構
  • 出願年月日: 2009-01-07