科学研究費助成事業

研究成果報告書



交付決定額(研究期間全体):(直接経費) 3,700,000 円

研究成果の概要(和文):シリコン光変調器の低消費電力化を目的として、低電圧駆動が可能なトンネル電界効 果トランジスタを位相変調器として利用した低電圧駆動マッハツェンダ型シリコン光変調器の実現可能性を検討 した。トンネルトランジスタはソース・チャネル間で電子のトンネルによって動作するトランジスタであり、本 研究ではそれを光変調器に適用するための構造を提案し、それを作製するための簡便化したCMOS互換プロセスを 検討した。試作したデバイスでは光変調を確認出来なかったが、SOI基板上のシリコントンネルトランジスタ作 製プロセスにおける様々な課題を洗い出すことが出来た。

研究成果の概要(英文): In order to reduce power consumption of a silicon optical modulator, a low voltage driven Mach-Zehnder type silicon optical modulator using a tunnel field-effect transistor as a phase shifter was studied. A tunnel field-effect transistor is a transistor operated by tunneling of electrons between source and channel. In this study, we proposed a structure for applying it to silicon optical modulator, and investigated a simplified CMOS compatible fabrication process. Although the optical modulation could not be confirmed with the prototype device, we could found out various problems and thier solutions in the process of fabricating silicon tunnel field-effect transistors on the SOI substrate.

研究分野:半導体デバイス・プロセス工学

キーワード:シリコン光変調器 トンネル電界効果トランジスタ

1. 研究開始当初の背景

大規模集積回路(Large Scale Integrated circuit, LSI)への光配線の導入や光回路の 超小型集積化への応用を目的として、シリコ ンフォトニクスが注目されている。電気信号 を光信号に変換する光変調器は光電子集積 回路の重要な構成要素のひとつであり、シリ コンベースのマッハツェンダ干渉計型やリ ング共振器型光変調器が研究されてきた。

チップ上光配線用のシリコン光変調器に は微細な素子サイズ、高い消光比、低消費電 力、高速変調、温度安定性等の多くの要求が 課せられる。代表的な光変調器であるマッハ ツェンダ干渉計型 [1, 2]は40Gbps 以上の高 速変調が実現されている。素子サイズについ ても、従来は数 mm に及ぶことが欠点であっ たが、近年はフォトニック結晶を用いた長さ 数百 μm のデバイスが報告されている[3]。し かしながら駆動電圧は数 V に及び、消費電力 の低減に関する積極的な研究はあまりない。

一方リング共振器型[4,5]は10 µm 以下の 微細な素子サイズが可能であり、駆動電圧も 1 V 程度のものが報告されている。しかし変 調帯域が狭いことや温度変化に対して敏感 であるため動作が不安定であるなどの課題 があるため、近年は光変調素子としての研究 は少なくなっている。

- [1] A. Liu, et al., Nature 427, p. 615 (2004).
- [2] L. Liao, et al., Elect. Lett. 43, p. 1196 (2007).
- [3] H. C. Nguyen, et al., Opt. Exp. 19, 13000 (2011)
- [4] Q. Xu, et al., Nature 435, p. 325 (2005).
- [5] L. Chen, et al., Opt. Exp. 17, 15248 (2009).

2. 研究の目的

チップ上光配線用シリコン光変調器の開 発には、高消光比、高速変調に重点が置かれ る一方、低消費電力化の積極的な研究はあま り見られない。シリコン光変調器では基本的 にキャリヤプラズマ効果による屈折率変化 によって位相変調が行われるが、キャリヤ密 度の制御には pn 接合ダイオードや MOS キャ パシタ構造が使用されるのが一般的であり、 それ以外の素子を利用することはなかなか 難しい。そのことが極低消費電力シリコン光 変調器の研究が少ないことの原因の一つと 考えられる。

そこで本研究では、低電圧駆動が可能なト ンネル電界効果トランジスタ(Tunnel Field-Effect Transistor, TFET)[1]を位相 変調器として利用する、低電圧駆動マッハツ ェンダ型シリコン光変調器の実現可能性を 検討する。TFET は、電子のトンネル効果を利 用したトランジスタであり、従来の電界効果 トランジスタ (Metal-Oxide-Semiconductor Field-Effect Transistor, MOSFET)にあった サブスレッショルド係数の理論限界値 60mV/decade を超えたスイッチング特性を持 つことから低消費電力化が期待されるトラ ンジスタとして近年積極的に研究されてい る。最新の研究では 0.3V 以下の駆動電圧も 報告されている。しかしながら TFET はトン ネル効果を利用するため、従来の MOSFET よ りも電流が小さいという課題がある。そのた め大きな電流駆動力を得るために様々な素 子構造の TFET が探索されている。電流密度 はキャリヤプラズマ効果にも大きく影響す るため、本研究では素子構造の探索が重要な 課題の一つと考えられる。以上のことを踏ま え、本研究では TFET による光の位相変調の 確認及び、低電圧で効率良く光の位相変調が 出来る構造の探索を主に行っていく。

[1] A. M. Ionescul and H. Riel, Nature 479, p. 329 (2011)

3. 研究の方法

TFET はトンネル効果を利用した電界効果 トランジスタであり、その断面構造及びバン ド図を図1に示す。図1の TFET は p 型基板



図1 p チャネルトンネル電界効果トランジスタ (TFET)の断面構造とバンド図。

を利用した p チャネル TFET であり、n⁺ソース を接地し、p⁺ドレインは負電圧が印可される。 従ってソース-ドレイン間は逆方向にバイア スされ、電流は流れない。ゲート電圧 Vaが 0 の時はソース-ドレイン間に電流は流れない ままだが、V。が負の時はゲート電極直下のチ ャネル部のバンドが上に持ち上げられ(赤の 点線)、チャネル部の価電子帯の頂上が n⁺ソ ース部の伝導帯の底より上にくると、チャネ ル部の価電子がn⁺ソースの伝導体ヘトンネル するようになり、赤の矢印方向の電流が流れ ることになる。TFET には通常の MOSFET で問 題となるショートチャネル効果やサブスレ ッショルド係数の限界 (60mV/decade) がな い。このため極低電圧でのトランジスタ動作 が可能となる。

MOS キャパシタ構造のシリコン光変調器の 断面構造の一例を図2に示す。一般に MOS キ ャパシタ構造の場合はリブ型導波路が用い られ、光は赤の点線で示した領域に閉じ込め



図 2 MOS キャパシタ構造のシリコン光変調器の 断面構造の一例。赤の点線で示した領域に光のパワ ーが集中して紙面垂直方向へ伝搬していく。



図3 図2の MOS キャパシタシリコン光変調器 にソース・ドレインを設けて TFET シリコン光変 調器としたもの。

られて伝搬する。ゲート電極に電圧を印可す るとゲート絶縁膜を挟んだ上下の電極にキ ャリヤが蓄積され、キャリヤプラズマ効果に より屈折率が変化して伝搬光が位相変調さ れる。この位相変調器を用いてマッハツェン ダ干渉計型の光変調器が構成される。

TFET を位相変調器に利用する場合、考えら れる一番単純な構造は MOS キャパシタの両側 にソース・ドレインを設けることである(図 3)。ソース-ドレイン間は逆バイアスされる ため、ゲートが OFF の時はチャネル部(光導 波部)のキャリヤは引き出され、フリーキャ リヤ吸収による伝搬損失は低減される。ゲー トが ON になると光導波部にキャリヤが注入 され、キャリヤプラズマ効果により屈折率が 変化し、伝搬光が位相変調される。

しかしTFETシリコン光変調器を単純に図3 の構造にしてしまうことには問題がある。図 1より、TFETではソース側の伝導帯の底とド レイン側の価電子帯の頂上が同じ程度の位 置にあることが望ましい。これはそれぞれの 領域の不純物濃度を 10¹⁹~10²⁰ cm⁻³ 程度にす る必要がある。図4はドナーイオンを注入さ れた Si の吸収係数の不純物濃度依存性を、 ドルーデモデルを使って求めたものであり、 不純物濃度が高くなるほど吸収係数が著し



図 4 ドルーデモデルによる、不純物(ドナー)を 注入された Si の吸収係数。



図5 新たに考案した光変調素子の(a)上面図、及び(b)位相変調素子の断面図。

く上昇することが分かる。従って高濃度の不 純物が注入されたソース・トレインが光導波 部に近い位置にあると、伝搬損失が大きくな ることが予想される。

そこで本研究では図5に示すような構造の 光変調素子を考案した。この位相変調素子で は光伝搬損失を抑えるため、トランジスタの ソース・ドレイン、そしてゲート電極を光導 波部から遠い位置に配置している。またフォ トニック結晶導波路を採用し、光導波部の断 面サイズを 0.5um×1um 程度とすることで細 線導波路に結合しやすい構造となっている。 ゲート電極とドレイン領域のオーバーラッ プが無くなっているが、そうすることでオフ 電流が低減可能となるという報告[1]がある ため、トランジスタの動作には問題無いと考 えられる。

[1] A. S. Verhulst, et al., Appl. Phys. Lett. 91, 053102 (2007).

(1) 簡略化した作製プロセスの検討

本研究の光変調素子は Silicon-on-Insulator(SOI) 基板を用い、 CMOS 互換プロセスにて作製される。通常の CMOS プロセスでは1回の試作に数ヶ月かかる ため、本研究ではまず構造及びその作製プロ セスを可能な限り簡略化して、作製時間を短 縮することを目標とした予備実験を行った。 図 6 に作製した CMOS トランジスタの構造を 示す。このトランジスタではアクティブ領域 を厚さ500nmの熱酸化膜のウェットエッチン グのみで形成することで素子分離を行い、ゲ ート電極には A1 を使用してゲート電極上の 層間絶縁膜を省いている。その作製プロセス を図7に示す。基板は抵抗率 8-12Ω・cmのp 型バルク基板である。基板に厚さ 500nm の酸 化膜を形成後、フッ酸によるウェットウェッ トエッチングで n-ウェル領域形成用の窓を 形成した。そこにさらにイオン注入時の保護 膜として 20nm のシールド酸化膜を形成し、P



図7 簡略化 MOSFET の作製プロセス

イオンを注入後、1150℃のアニールを 13 時間行って n-ウェル領域を形成した。酸化膜を ー旦除去した後素子分離用のフィールド酸 化膜 500nm を形成し、ウェットエッチングに よりアクティブ領域を形成した。続いてアク ティブ領域にシールド酸化膜 20nm を形成後、 n-チャネル MOSFET の閾値電圧調整のためチ ャネル部へ BF²⁺イオン注入を行った。p-チャ ネル MOSFET の閾値電圧調整のチャネルイン プラは行わなかった。次に n-チャネル MOSFET のソース・ドレイン形成のために As イオン を、p-チャネル MOSFET のソース・ドレイン 形成のために BF²⁺イオンを注入し、850℃の活 性化アニールを行った。続いて厚さ 20nm の ゲート酸化膜を形成し、n⁺及び p⁺領域にコン タクトホールをフッ酸によるウェットエッ チングで形成した。最後に A1 をスパッタリ ングで成膜し、リン硝酢酸によるウェットエ ッチングで電極を形成後、400℃の水素アニ ールを行ってデバイスを完成させた。このデ バイス作製プロセスではリソグラフィーに マスクレス露光装置を利用した。作製時間は 5 日程度である。このような構造では信頼性 は低下するが、研究用には十分と考えられる。

本研究で作製するシリコン光変調素子は 図7のCMOSプロセスを参考に極力簡略化を 目指した。図8にTFET光変調素子の断面構 造を示す。デバイスはSOI基板上に作製し、 ゲート絶縁膜は厚さ20nmの熱酸化膜、ゲー ト電極はA1とした。層間絶縁膜は無い。フ オトニック結晶部は図9に示すように六方格 子で、孔の径は0.21um、間隔は0.33umとし た。この構造において波長1.55umの光が結 晶内部を伝搬出来ないことをシミュレーシ ョンで確かめた。



図 10 に光変調素子の作製プロセスを示す。 まず Si 導波路の高さを 400~500nm にするた め、熱酸化及びフッ酸によるウェットエッチ ングを繰り返して SOI 層の厚さを調整した。 次に Si エッチング用ハードマスクとして、 SOI 層表面に厚さ 100nm の熱酸化膜を形成し、 電子ビーム描画によって Si 導波路及びフォ トニック結晶をパターニング後、CF4 ガスによ る熱酸化膜のドライエッチング、その後 Cl2 ガスによる Si ドライエッチングを行い、Si 導波路及びフォトニック結晶を形成した。続 いて SOI 層表面にシールド酸化膜 20nm を形 成後、トランジスタの閾値電圧調整のための チャネル部への BF²⁺イオン注入、ソース・ド レイン形成のための P 及び B イオンの注入を



図10 光変調素子作製プロセス。

イオン注入装置により行った。P イオンはド ーズ量 2×10¹⁵cm⁻²、加速エネルギー50KeV 及 びドーズ量 5×10¹⁵cm⁻²、加速エネルギー 130KeV の2段階の注入を実施し、Bイオンも ドーズ量 2×10¹⁵ cm⁻²、加速エネルギー30 KeV 及びドーズ量 3×10¹⁵cm⁻²、加速エネルギー 100KeV の2段階の注入を行った。これらの条 件は厚さ 500nm の SOI 層内で不純物濃度が 10¹⁹~10²⁰cm⁻³でほぼ均一なる様、プロセスシ ミュレーションによって決定した。その後シ ールド酸化膜を取り除き、活性化アニールを 兼ねたゲート酸化膜(厚さ 20nm)形成を行い、 酸化膜をフッ酸でエッチングして A1 コンタ クト用ホールを形成した。A1 電極の形成では、 ウェットエッチングでは段差部分で A1 が切 れてしまうため、次の2通りを実施した。① A1 を真空蒸着装置で成膜後、リソグラフィー で電極のパターニングを行い、Cl2ガスによる ドライエッチングを実施。②電極のレジスト パターニングを行ったあと、A1 を成膜してレ ジストを剥離するリフトオフを実施。A1 電極 形成後はHaアニールを行い、デバイスを完成 させた。本研究では A1 電極形成をマスクレ ス露光装置で、それ以外はポイントビーム方 式の電子線描画装置でリソグラフィーを実 施した。デバイス作製には約 15 日かかった が、その約3分の1の時間は電子線リソグラ フィーによるものである。

4.研究成果
 (1)簡略化した CMOS 作製プロセスによる CMOS
 トランジスタの特性評価

PMOS FET

図 11 簡略化 CMOS 作製プロセスにより作製した CMOS インバータの光学顕微鏡写真。



図 12 CMOS インバータ内の n-チャネル及び p-チャネル MOSFET のドレイン電流(*I*_d)-ドレイン 電圧(*V*_d)特性。



図13 CMOS インバータの入出力特性。

簡略化作製プロセスで試作した CMOS イン バータの光学顕微鏡写真を図 11 に示す。イ ンバータ内にある nMOSFET のゲート幅/長は 50/10um、pMOSFET のゲート幅/長は 100/10um である。それぞれの MOSFET のドレイン電流 (*I*_d) - ドレイン電圧(*V*_d)特性を図 12 に示す。 閾値電圧は nMOSFET で 0.72V、pMOSFET で -0.9V であった。pMOSFET では飽和領域にお いてチャネル長変調効果による僅かなドレ イン電流の増加が見られるが、両 FET ともほ ぼ良好な特性を確認出来た。図 13 は CMOS イ ンバータの入出力特性であり、こちらも正常 な動作を確認出来た。従って簡略化した CMOS プロセスでも良好な特性を持つデバイスが 作製可能であることが確認出来た。

一方で同一チップ内に TFET も作製したが、 こちらはトランジスタ動作を確認出来なか った。n チャネル MOSFET の閾値電圧が約 1V となるようにチャネル部へ BF²⁺イオンをドー ズ量 4.6×10¹² cm⁻²で注入したが、TFET の閾値 電圧を 1 V にするには十分ではなかった。図 14 はチャネル部へ B イオンをドーズ量 2×10¹³ cm⁻²で注入した場合の p チャネル TFET



図14 試作した TFET の(a) ドレイン電流(*I*_d)-ド レイン電圧(*V*_d)特性、及びドレイン電流(*I*_d)-ゲー ト電圧(*V*_e)特性。

の $I_{a}-V_{a}$ 及びドレイン電流(I_{a})-ゲート電圧 (V_{a})特性である。閾値電圧は-10.2V である。 また、 V_{a} が約 - 7V で電流が流れ始めているが、 これはソース・ドレインの不純物濃度が十分 でなかったことが考えられる。 p^{+} ドレインの 価電子帯の頂上が n^{+} ソース部の伝導帯の底よ り下にあると、ソース-チャネル間でトンネ ルが起きてもチャネル - ドレイン間の障壁 によってキャリヤの移動が阻まれるからで ある。またサブスレッショルド係数は約 180mV/decade であり、ソース-チャネル間の 接合があまり急峻なっていないことが、サブ スレッショルド係数が大きくなった原因と 考えられる。

(2) 簡略化 CMOS プロセスによる光変調素子

図 15 に作製した光変調素子の光学顕微鏡 写真、及び Si 細線導波路とフォトニック結 晶導波路の接続部分の SEM 像を示す。Si 導波 路及びフォトニック結晶は共に SOI レイヤー に形成されているが、パターンサイズが大き く異なるため、レジストパターン形成時の設 計データではそれぞれ別レイヤーとし、ポジ レジストを使用して最初にフォトニック結 晶のパターンを露光し、そのあとに導波路部 を露光した。

試作した光変調素子の電気的特性につい ては、残念ながらゲート電極に大きなリーク 電流が流れてしまい、正常なトランジスタ動 作を確認することは出来なかった。A1 電極形 成時にドライエッチングをしたため、ゲート 酸化膜にダメージが入ったことが原因と考 えられる。またソース・ドレイン間にもリー ク電流が流れてしまったサンプルが多かっ た。素子のサイズが大きくゲート幅は数 mm に及ぶため、どこかにリークのパスが出来て







図15 作製した光変調素子の(a)光学顕微鏡写真、 及び(b)Si 細線導波路とフォトニック結晶導波路 の接続部分の SEM 像。

しまうと素子は正常に動作しなくなる。また TFET が正常に出来なかったため、光変調も確 認することは出来なかった。

今回のデバイス試作では TFET による光変 調は確認出来なかったが、SOI 基板上のシリ コン TFET 作製プロセスにおける様々な課題 を洗い出すことが出来た。今後は更に作製プ ロセスを見直して正常なトランジスタ動作 を確認し、TFET による光変調を目指す。

5. 主な発表論文等

〔学会発表〕(計3件)

①<u>田部井哲夫,横山新</u>,トンネル電界効果ト ランジスタを用いた低電圧駆動シリコン光 変調器,第 65 回応用物理学会春期学術講演 会,2018 年 3 月 20 日,早稲田大学西早稲田 キャンパス

②<u>T. Tabei</u>, et al., Biomedical Engineering Application of Short Turnaround CMOS Circuits, 2nd Int. Symp. Biomedical Engineering, Nov. 9-10, 2017, Tokyo Inst. Tech.

③<u>T. Tabei</u>, et al., Short Turnaround CMOS Fabrication for Biomedical Engineering Application, Int. Symp. Biomedical Engineering, Nov. 10-11, 2016, Tokyo Medical and Dental Univ.

6.研究組織
(1)研究代表者
田部井 哲夫(TABEI, Tetsuo)
広島大学・ナノデバイスバイオ融合科学研究所・特任准教授
研究者番号:40536124
(2)研究分担者
横山 新(YOKOYAMA, Shin)
広島大学・ナノデバイスバイオ融合科学研究所・教授
研究者番号:80144880