研究成果報告書 科学研究費助成事業

令和 元年 6月 5 日現在

機関番号: 1 1 3 0 1
研究種目: 基盤研究(B) (一般)
研究期間: 2016 ~ 2018
課題番号: 16日03898
研究課題名(和文)三次元量子ナノディスクアレイによるゼーベック係数制御・熱電変換素子
研究課題名(央又)Inermoelectric conversion device and Seebeck coefficient control by 3-dimensional quantum nanodisk array
研究代表者
寒川 誠二(Samukawa, Seiji)
東北大学・流体科学研究所・教授
研究者番号:30323108
· 交付決定額(研究期間全体):(直接経費) 12,700,000円

研究成果の概要(和文):本研究ではウエハ上に高精度に直径制御されたMNWs(M:Si、Ge、Si/SiGeO.3積層 膜)を高密度に作製し、前述したMNWs(M:Si、Ge、Si/SiGeO.3積層膜)間をヘテロ材料(SoG、SiGeO.3)で埋 込んだナノ構造体を形成し、熱伝導率を評価することでナノ構造体内部での熱伝導の理解を深めた。更に作製し たSiNWs-SiGeO.3複合膜の電気特性を併せて評価し、電気特性を維持したまま、熱伝導率を制御可能なことを実 証した。また開発したSiNWs-SiGeO.3複合膜を用いて、熱電変換素子を作製し、上記薄膜が熱電変換素子用途と して利用できることを実証した。

研究成果の学術的意義や社会的意義 熱エネルギーを直接電気エネルギーに変換する熱電変換技術は、排熱エネルギーの再資源化という意味で極めて 注目されている。しかし、現在使用されている熱電変換材料はBi、Sb、Te、Pb、Seなどが主成分で環境問題、資 源問題の懸念があり、また室温近傍の材料は50年来開発が停滞しているといっても過言ではない。そこで、本研 究では、安全で豊富な、また、半導体素子と集積化が可能な材料であるシリコンに独自技術を用いて無欠陥周期 ナノ構造を作製し、その電気伝導率と熱伝導率の独立制御を実現することに成功した。その結果、半導体素子や センサーと集積可能な微小電源としての可能性を実証できた。

研究成果の概要(英文):The objective of this research was to understand the heat conduction inside the nanostructure by evaluating the thermal conductivity of M (M: Si, Ge, Si/SiGe0.3) NWs composites. Furthermore, the electrical characteristics (electrical conductivity and Seebeck coefficient) of the SiNWs-SiGe0.3 composite is also evaluated. As the result of these evaluation, we demonstrated that the thermal conductivity could be reduced without decreasing the electrical characteristics. Moreover, we also demonstrated that the SiNW-SiGe0.3 composite could be used for TE conversion element applications.

研究分野:グリーンナノテクノロジー

キーワード: 熱電素子 量子ドット ナノ構造 フォノンエンジニアリング

Е

様 式 C-19、F-19-1、Z-19、CK-19(共通)1.研究開始当初の背景

熱エネルギーを電気エネルギーに変換する熱電発電システムは、排熱エネルギーの再資源化と いう意味で極めて注目されている。特に、IoT (Internet of Things) 社会の発展に伴い、RFID タグ(~100µW/cm²)やセンサー(数10µW/cm²)などを動作させるため、僅かな温度差を利用した 高効率熱電変換素子に対する期待は大きい。しかし、現在比較的低い温度において使用されて いる熱電変換材料はレアメタルである Bi、Sb、Te、Pb などが主成分となっており、資源とし ての埋蔵量が少なく、環境負荷も懸念される。現在使用されている Pb-Te 系の材料は RoHS 適用 外であったが、2019年1月以降は禁止になるなど、有害危惧物質という観点でも使用制限が厳 しくなる。そこで我々は、原料資源の埋蔵量が豊富で環境負荷の低いシリコン系材料を用いた ナノ構造制御と量子超格子構造などから構成される高効率熱電変換素子の発電原理の検証とそ れを用いた発電素子の試作・開発を提案する。通常、シリコンは熱伝導率が大きいため、熱電 変換素子として使用困難である。シリコン系材料を用いて高効率熱電変換素子を実現するため には、(1)シリコン系材料をナノ構造化することで、フォノン散乱を増大して格子熱伝導率を低 減し、(2)ナノ構造を均一なサイズで等間隔に周期的に配置することで、ナノドット界面でのエ ネルギーフィルタリング効果等により電気伝導率を低減することなく、ゼーベック係数を増大 させることの2点を同時に実現する必要がある。

本研究提案では均一・高密度・間隔制御・Si系材料(Si、SiGe あるいはGe)3次元量子ナノ ディスクアレイ構造の形成と埋込み材料の選択により、革新的な高効率熱電変換素子を実現す ることに挑戦する。Si系材料はBiTeと比較して熱電特性が劣る材料であるが、Si量子ナノデ ィスクアレイ構造のサイズ、埋め込み材料、及び不純物ドーピング量を最適化することでゼー ベック係数(パワーファクター)を増加させると共に格子熱伝導率を大幅に低減できれば、シ リコン系材料でも高効率熱電変換材料として極めて有望な候補となると考え本提案に至った。

2. 研究の目的

従来、ナノ構造を用いた熱電変換材料の開発はボールミルなどを用いた冶金技術ではナノ粒 子のサイズ、粒子密度を精度良く制御することは困難であり、ナノ構造を構成できる材料も限 定的である。一方、半導体技術を用いてナノ構造形成では構造設計の緻密性は向上したが、劇 的な熱伝導率の低減が見込める直径約10nmのSiNWsを高精度に形成することが困難であり、 劇的な特性改善には至っていない。これらの状況を打開するには、直径10nm程度の高精度なナ ノ構造体の形成技術が必要となり、それら技術を用いて作製した熱電変換材料の特性理解が重 要となる。そこで本研究ではウエハ上に高精度に直径制御されたMNWs (M:Si、Ge、Si/SiGe0.3 積層膜)を高密度に作製し、前述したMNWs (M:Si、Ge、Si/SiGe0.3積層膜)間をヘテロ材料 (SoG、 SiGe0.3)で埋込んだナノ構造体を形成し、熱伝導率を評価することでナノ構造体内部での熱伝 導の理解を深めた。更に作製したSiNWs-SiGe0.3複合膜の電気特性を併せて評価し、電気特性を 維持したまま、熱伝導率を制御可能なことを実証した。

研究の方法

SiNWs、SiNWs-SiGe 複合膜の作製プロセスを以下に示す(表 1)。熱伝導率の測定用には単結晶 Siウエハ、電気伝導率及び、ゼーベック係数の測定用には SOI ウエハ(デバイス層: 100nm、 埋込み酸化膜層: 200nm)を用いた。本試験に用いた SiNWs はバイオテンプレート極限加工で作 製した。また SiNWs-SiGe 複合膜は形成した SiNWs に対して MBE 法及び、熱 CVD 法で SiGe_{0.3}を 成膜することで作製した。

4. 研究成果

4-1. SiNWs-SiGeo.3 複合膜の作製

SiNWs に対して熱 CVD 法で SiGe_{0.3}を埋込 んだ結果を以下に示す。また SiGe_{0.3}埋込み 後の SiNWs-SiGe_{0.3}複合膜の断面 SEM 観察結 果を図 1 に示す。その結果、固体ソース MBE 法で成膜した結果と異なり、SiNWs 間に SiGe_{0.3}が完全に埋め込まれており、更に拡 大して観察したところ、SiNWs と SiGe_{0.3}の 界面も観察できた(図 1(c))。また SiNWs 間に埋込んだ SiGe_{0.3}の組成を XPS(X 線光 電子分光)法で分析した結果、31 at.%であ ることを確認した。以上の結果から、 SiNWs-SiGe_{0.3}複合膜の形成を確認した。



図 1 サンプル作製結果((a) SiGe 成膜前、(b) SiNW-SiGe 複合膜、(c) ピラー構造拡大図、(d) SiNWs 構造模式図、(e) SiNWs-SiGe 複合膜構造 模式図)

4-2. SiNWs-SiGeo.3 複合膜の面外熱伝導率の温度依存性

4-1. で作製した SiNWs-SiGeo.3 複合膜の熱伝導率を 2 ω 法により室温付近 (300-350K) で評価した。SiNWs-SiGeo.3 複合膜の熱伝導率の温度依存性を評価した結果、300K から 350K の範囲では

3.5±0.3 W/mK で概ね一定であることを確認した(図 2)。 上記の結果を考察するため、SiNWs-SiGe_{0.3} 複合膜中の SiNWs と SiGe_{0.3}の体積分率及び、Si と SiGe_{0.3}の熱伝導率 を利用して SiNWs-SiGe_{0.3} 複合膜の熱伝導率を有効媒質近 似法で算出したところ 30.3 W/mK であり、算出結果と比 較して実際の測定値(3.5 ± 0.3 W/mK)の熱伝導率の方が 低かった。今回の測定結果で SiNWs-SiGe_{0.3} 複合膜の熱伝 導率が有効媒質近似と比較して大きく異なっている原因 として SiNWs 中のフォノン成分が SiNWs 界面で散乱され ている他、体積分率として 84 vol.%を占めている SiGe が合金散乱によって熱伝導率が低減している他、ナノポ ーラス SiGe のフォノン成分の平均自由行程は主に数 nm



図 2 SiNW-SiGe0.3 複合膜の熱伝 導率の温度依存性評価

~数 100nm の領域に存在していることから、SiNWs 界面でも SiGe_{0.3} 中のフォノン成分が散乱さ れて更に熱伝導率が低減した効果と推定される。本結果を Si/SiGe_{0.3} (2nm/2nm) 積層 NWs の作製 に用いた Si/SiGe_{0.3} (2nm/2nm) MQW の熱伝導率を測定し比較した結果、SiNWs-SiGe_{0.3} 複合膜の熱 伝導率の方が低いことを確認した(表 1)。

表1. SiNWs-SiGeo.3 複合膜とSi/SiGeo.3 (2nm/2nm) MQW の熱伝導率の比較

材料	SiNWs-SiGe0.3複合膜	Si/SiGe _{0.3} (2nm/2nm) MQW	
熱伝導率 [W/mK]	3.5 ± 0.3 W/mK	4.5 ± 0.3 W/mK	

4-3. SiNWs-SiGeo.3 複合膜の面内電気伝導率、ゼーベック係数の温度依存性

SiO2 膜上に作製したSiNWs-SiGeo3複合膜の電気伝導 率、ゼーベック係数を測定した結果を以下に示す。そ の結果、温度の上昇と共に電気伝導率の向上、及びゼ ーベック係数の低減を確認した(図 3)。これは SiNWs-SiGe0.3 複合膜中のキャリア密度が温度上昇と共 に上昇したためと考えられる。また測定結果を元にパ ワーファクターの温度依存性を評価した結果を図4に 示す。その結果、試料温度上昇と共にパワーファクタ ーが上昇し、600℃で極大値を得ることを確認した。 600℃以上の温度域でパワーファクターが低減(ゼーベ ック係数の低減)した理由として、600℃以上の温度域 では SiGe 中に対して Si の拡散が顕著となるため、 SiNWs-SiGe0.3 複合膜から多結晶 SiGe に変化しキャリ ア移動度が低下したのではないかと考えられる。また SiNWs-SiGe0.3複合膜の電気特性の評価結果はSiGe0.3と 同等であり、電気特性を低減することなく熱伝導率を 低減できていることを確認した。

以上、SiNWs-SiGe0.3 複合膜は電気特性を低減することなく、熱伝導率を低減することに成功しており PGEC (Phonon-Glass Electron Crystal)を実現できていることを確認した。

4-5 熱電変換素子の作製

SiNWs-SiGe_{0.3} 複合膜を用いた熱電変換素子を作製した。作製した熱電変換素子の表面を SEM 観察した結果、p(n)-SiNWs-SiGe が交互に形成され、それぞれが A1 電極で繋がっており、目的とする熱電変換素子が作製できていることを確認した(図 5)。

4-6 熱電変換素子の発電特性の評価

作製した熱電変換素子の室温における面内熱起電力 の温度差依存性、電気抵抗を評価した。その結果、素 子面内の温度差の上昇と共に熱起電力が上昇すること を確認した。測定結果からSiNWs-SiGe_{0.3}熱電変換素子 の熱起電力を算出したところ733μV/Kであり、推算 した熱起電力(724μV/K)と一致していることを確認 した(図 6)。



図 3 SiNWs-SiGe0.3 複合膜の面内 電気伝導率、ゼーベック係数の温 度依存性評価結果



図 4 S SiNWs-SiGe_{0.3}複合膜のパワー ファクターの温度依存性評価結果



図 5 (a) 試作した熱電変換素子、 (b) 素子の表面 SEM 観察結果

次に素子の電気抵抗の材料数依存性の評価結果を図7に示す。その結果、p,n素子数と素子 抵抗に一次の相関が確認され、その抵抗は素子全体で450kΩであった。本結果と4-4項の検討 結果から推算した熱電変換素子の抵抗値(23kΩ)を比較すると実際の素子の方が、20倍程度高 いことを確認した(表 2)。





図 6 SiNWs-SiGe 熱電素子の熱起 電力の温度依存性

図 7 SiNWs-SiGe_{0.3}熱電素子の素子抵抗の材料数依存性 (a) デバイス抵抗の素子数依存性評価結果、(b) 測定位 置概略

		熱起電力		電気抵抗 (電気伝導率)			
		p-SiNWs-SiGe	n-SiNWs-SiGe	p-SiNWs-SiGe	n-SiNWs-SiGe		
デバイス実測値 (p,n 4 対)		733 μV/K		0.45 MΩ			
材料 単体	材料 実測値	$87 \mu V/K$	-94 μV/K	2.5 k Ω (3×10 ⁻⁴ S/m)	3.2 k Ω (2.8×10 ⁻⁴ S/m)		
	デバイス 推算値*	724 µV/K		23 kΩ			

表 2. p,n型-SiNWs-SiGeo.3 複合膜の評価結果

今回作製した熱電変換素子の素子抵抗が推算値と大きく乖離した原因は以下が考えられる。

① p(n)-SiNWs-SiGe を繋げている A1 電極の抵抗が高い。

② p(n)-SiNWs-SiGe と A1 電極の界面電気抵抗が高い

今回、使用している A1 電極の抵抗を測定した結果、全ての電極で数~数10Ω であることか ら、素子抵抗が増加した原因として②の材料と A1 電極界面の電気抵抗が高いことが推定される。 そこで、p(n)-SiNWs-SiGe における A1-p(n)-SiNWs-SiGe 素子の界面電気抵抗への影響を評価 するため、2 端子法と4 端子法による評価結果を比較することで、A1 電極と素子の界面抵抗の 影響を評価した。その結果、n-SiNWs-SoGe_{0.3} において2 端子法と4 端子法で測定した電気抵抗 が 100 倍以上高く、n-SiNWs-SoGe_{0.3} と A1 界面の電気抵抗が高いことが予測される(表 3)。

表 3. p(n) -SiNWs-SiGe0.3 複合膜の評価結果

		p-SiNWs-SiGe _{0.3} 複合膜	n-SiNWs-SiGe _{0.3} 複合膜
☞左仁道∞「c/…]	4 端子法測定	3. 5×10^4	2.8 $\times 10^{4}$
电风灯导举 [5/11]	2 端子法測定	1.4×10^4	1.6×10^{3}

また今回、n-SiNWs-SoGe0.3複合膜とA1 電極の界面電気 抵抗が高かった原因として材料内部の不純物濃度に分布 が生じていると考え、素子内部の不純物の深さ分布を SIMS で分析した。その結果、n-SiNWs-SoGe0.3複合膜では 表面の不純物濃度が低く、接触抵抗が高かった原因の一 つではないかと考えた。以上、今後、A1 電極と素子間の 界面電気抵抗の低減には注入する不純物量及び、p(n)-SiNWs-SoGe0.3 複合膜と A1 電極界面の清浄化手法の最適 化が必要と考えられる。



今回の検討で得られた素子の抵抗(*R_{dev}*)、熱起電力の温 度依存性(*V_{ac}*)の結果から、素子の最大出力(*P_{MAX}*)の温度依 存性を推算する。素子出力は外部抵抗値と素子抵抗値が



一致した際に最大となる。その結果、素子内部の温度差が3.2℃ついた際の素子の最大出力は 3.3 pWであり、発電特性の評価結果と一致していることを確認した(図8)。また今回のデバイ スの問題である界面電気抵抗が改善されると素子の内部抵抗が450kΩから23kΩまで低減する ため、最大出力も17倍以上向上することが期待できる。 5. 主な発表論文等

〔雑誌論文〕(計3件)

- 1. A. Kikuchi, A. Yao, I. Mori, T. Ono, and S. Samukawa, "Extremely low thermal conductivity of high density and ordered 10 nm-diameter silicon nanowires array," APPLIED PHYSICS LETTERS, 110, p. 091908 (2017), 査読有.
- 2. A. Kikuchi, A. Yao, I. Mori, T. Ono, and S. Samukawa, "Composite films of highly ordered Si nanowires embedded in SiGeO. 3for thermoelectric applications," APPLIED PHYSICS LETTERS, 122, p. 165302 (2017), 査読有.
- 3. A. Kikuchi, A. Yao, I. Mori, T. Ono, S. Samukawa, "Highly ordered 10nm-diameter Sin-nanowire and SiGe_{0.3} composite for thermoelectric application s by combination of bio-template and neutral beam etching", JOUNAL OF APPLIED PHYSICS, 査読有, 投稿中.
- 4. A. Kikuchi, A. Yao, T. Ono, S. Samukawa, "Thermoelectric device based on 10nm-diameter Silicon nanowire array-SiGe composite prepared with neutral beam etching and bio-template", JOUNAL OF PHYSICS D: Applied physics, 投稿中
- 5. A. Kikuchi, A. Yao, I. Mori, T. Ono, S. Samukawa, "Thermal conductivity of 10nm-diameter silicon nanowire array fabricated by bio-template and nuetral beam etching", IEEE NANO 2016, 110, 091908 (2017), 査読有.

〔学会発表〕(計23件)

- 1. 菊池亜紀応、八尾章史、毛利勇、小野崇人、寒川誠二,中性粒子ビーム技術を用いた SiNP-SiGe0.3 複合膜の作製と熱伝導率の評価,第77回 応用物理学会秋季学術大会.
- 2. A.kikuchi, A. Yao, I. Mori, T. Ono, S. Samukawa, Thermal conductivity of 10nm-silicon nanowire array fabricated by bio-template and neutral beam etching., IEEE International Conference on Nanotechnology 2016.
- 3. 菊池 亜紀応、八尾 章史、毛利 勇、山本 淳、小野 崇人、寒川 誠二, バイオテンプレー ト極限加工を用いた Si ナノ構造熱電モジュールの作製と特性評価, 第 64 回 応用物理学 会春季学術大会.
- 4. Seiji Samukawa, Neutral Beam Technology for Future Nano-devices, China Semiconductor Technology International Conference.
- 5. Seiji Samukawa, Neutral Beam Technology for Future Nano-materials and Nano-devices, Collaborative Conference on Materials Research (CCMR).
- 6. Seiji Samukawa, Neutral Beam Technology for Future Nano-materials and Nano-devices, 1st Asia-Pacific Conference on Plasma Physics.
- 7. Seiji Samukawa, High Efficiency Nano Energy Devices Using Bio-template Ultimate Top-down Process, High Efficiency NaThe 3rd International Conference on Nanoenergy and Nanosystems.
- 8. Seiji Samukawa, Neutral Beam technology for Future Nano-materials and Nano-devices, Neutral Beam18th International Union of Materials Research Societies International Conference in Asia.
- 9. 菊池亜紀応、八尾章史、山本淳、小野崇人、寒川誠二,パイオテンプレート極限加工技術 を用いた Si/SIGe ナノワイヤーの作製と熱伝導率の評価,第78回応用物理学会 秋季学術 講演会.
- 10. 大堀大介、遠藤和彦、寒川誠二,中性粒子ビームとバイオテンプレートを用いた高アスペクト比 Si ナノピラー構造の作製,第65回応用物理学会春季学術講演会.
- 11. 大堀 大介、久保山 瑛哲、山本 淳、村田 正行、遠藤 和彦、寒川 誠二, 無欠陥 Si ナノ ピラー構造によるフォノン場制御と高移動度キャリア輸送, 第 79 回応用物理学会秋季学 術講演会.
- 12. 寒川誠二,無欠陥周期ナノ構造による半導体チャネルのフォノン場制御,応用物理学会シリコンナノテクノロジー分科会第212回研究集会「半導体素子におけるフォノンのダイナミクスとエンジニアリング」.
- 13. 大堀 大介、久保山 英哲、村田 正行、山本 淳、野村 政宏、遠藤 和彦、寒川 誠二, Si ナ ノピラー構造の間隔制御することによる フォノン場制御とキャリア輸送特性性に与える 影響,第66回応用物理学会春季学術講演会.
- Seiji Samukawa, Neutral Beam Technology for Damage-free Etching Process, Digest of 2018 International Conference on Compound Semiconductor Manufacturing Technology.
- 15. Seiji Samukawa, Low-Temperature atomic layer defect-free etching, modification and deposition process, Collaborative Conference on Materials Research (CCMR) 2018.
- 16. Seiji Samukawa, Atomic Layer Defect-free Top-down Processes for Future Nano-devices, The 7th International Conference on Microelectronics and Plasma Technology (ICMAP).
- 17. Seiji Samukawa, Atomic Layer Defect-free Top-down Process for Future Nano-devices, 14th IEEE International Conference on Solid-State and Integrated Circuit Technology.
- 18. Seiji Samukawa, Atomic Layer Defect-free Etching and Deposition Processes for future

sub-10-nm devices, 71st Annual Gaseous Electronics Conference.

- Seiji Samukawa, Atomic Layer Defect-free Top-down Process for Future Nano-devices, 2nd Asia-Pacific Conference on Plasma Physics, International Workshop on Plasma and Bio-nano Devices.
- 20. 久保山瑛哲、山本淳、村田正行、遠藤和彦、大堀大介、寒川誠二,3ω 法によるナノスケ ール熱伝導率の測定とフォノン輸送の制御,応用物理学会 シリコンナノテクノロジー分 科会 第 212 回研究集会「半導体素子におけるフォノンのダイナミクスとエンジニアリン グ」.
- 21. 寒川誠二,バイオテンプレート極限加工による量子ナノ構造の作製と高効率エネルギー デバイスへの展開,日本化学会 第7回 E-colloid:先端エレクトロニクスのためのコロイ ド・界面化学・ナノ界面制御が担う次世代エレクトロニクス材料.
- 22. 寒川誠二,中性粒子ビームによる原子層レベル超低損傷加工・表面改質=2次元材料グラフ ェンへの展開,酸化グラフェン研究会 第11回酸化グラフェンシンポジウム.
- 23. X. Huang, R. Yanagisawa, D. Ohori, S. Samukawa, and Masahiro Nomura, EFFECTIVE THERMAL CONDUCTION TUNING IN Si THIN FILM BY NANOPILLARS, The 2nd Pacific Rim Thermal Engineering Conference (PRTEC2019).

〔図書〕(計0件) なし

〔産業財産権〕 〇出願状況(計 00 件) なし

○取得状況(計02件)

名称:熱電変換材料及びその製造方法 発明者:菊池亜紀応、八尾章史、毛利勇、寒川誠二、小野崇人 権利者:セントラル硝子株式会社、株式会社 東北テクノアーチ 種類:特許 番号:6470422 取得年:2019.02.13. 国内外の別:国内

名称:Thermoelectric conversion material and method for producing same 発明者:Akiou KikuchiAkifumi YAOSeiji SamukawaTakahito Ono 権利者:CENTRALGLASSCOMPANY, LIMITED,; Tohoku TechnoArch Co.,Ltd. 種類:特許 番号:US2018/0212131A1 取得年:2018.07.26. 国内外の別:国外

〔その他〕 ホームページ: http://www.ifs.tohoku.ac.jp/samukawa/japanese/

6. 研究組織

(1)研究分担者 研究分担者氏名:中村 雅一 ローマ字氏名:Nakamura Masakazu 所属研究機関名:奈良先端科学技術大学院大学 部局名:先端科学技術研究科 職名:教授 研究者番号(8桁):80332568

(2)研究協力者 研究協力者氏名:菊池 亜紀応 ローマ字氏名:Akioh Kikuchi

※科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等については、国の要請等に基づくものではなく、その研究成果に関する 見解や責任は、研究者個人に帰属されます。