

令和 2 年 6 月 11 日現在

機関番号：12102

研究種目：基盤研究(B) (一般)

研究期間：2016～2019

課題番号：16H04326

研究課題名(和文) 低損失 p 型 SiC 超接合パワー MOSFET の基盤技術開発

研究課題名(英文) Fundamental research and development of low-loss p-type SiC superjunction power MOSFETs

研究代表者

矢野 裕司 (Yano, Hiroshi)

筑波大学・数理工学系・准教授

研究者番号：40335485

交付決定額(研究期間全体)：(直接経費) 12,400,000 円

研究成果の概要(和文)：高効率で大容量かつ使いやすい相補型電力変換器の実現に必要な、SiC(炭化ケイ素)を用いたp型超接合MOSFETの基盤技術に関する研究を行った。様々な条件で形成したSiCのp-MOSデバイスの特性を多角的に測定・解析した。NOアニールで導入された窒素がドナーとなり反転層ができること、導入量が多くなるとしきい値電圧の変化やチャネル移動度の低下をもたらすことが分かった。酸化膜の正孔リーク電流の精密な評価に成功し、伝導機構を明らかにした。超接合構造を導入すると、従来構造よりドリフト層の抵抗を40%低減できることが分かった。

研究成果の学術的意義や社会的意義

本研究では、SiCのp-MOS界面特性について多くの新たな知見が得られた。この成果はより良いp型SiC MOSデバイス開発の基盤となり、低抵抗・高信頼性の獲得につながる。p型超接合構造の設計指針も示すことができ、これらは従来にない高耐圧・低損失p型スイッチング素子の実現可能性を示すものである。n型素子と組み合わせることで相補型電力変換器の実現が期待できる。これは電気エネルギーの有効活用につながり、地球環境問題の解決にも貢献できる。

研究成果の概要(英文)：In this study, we have performed fundamental research on p-type superjunction MOSFETs using SiC (silicon carbide), which are expected for high-efficiency, high-capacity, and easy-to-use complementary power converters. P-type SiC MOS devices fabricated under various conditions were characterized and analyzed. It is revealed that nitrogen atoms introduced by NO annealing act as a donor resulting in formation of inversion layers. Longer nitridation time introduced too much nitrogen atoms, which bring a threshold voltage shift and reduction of channel mobility. Precise evaluation of hole leakage current through the gate oxide was performed, and its conduction mechanism was revealed. We also found that the superjunction structure can reduce on-resistance in the p-type drift layer by 40% compared with a conventional structure.

研究分野：半導体工学

キーワード：炭化ケイ素 パワーデバイス 超接合 p型MOS

様式 C-19、F-19-1、Z-19 (共通)

1. 研究開始当初の背景

電力は電力変換器(インバータ)により所望の電圧や周波数に変換され利用される。通常のインバータでは n 型スイッチング素子のみが使用されるが、上下アーム短絡を防ぐためにデッドタイムの挿入が必要であり、これによる波形歪などの欠点が生じる。従来型インバータの欠点を解消するため、下アームのスイッチング素子を p 型素子とした相補型インバータが提案されていたが、現有の素子では小容量のものしか実現されていなかった。従来は低抵抗・高速動作・高破壊耐量を同時に満たす p 型スイッチング素子がなかったため、大電力を扱える相補型インバータは実現不可能であった。そこで、SiC を用いることで上記のような p 型スイッチング素子が可能になると考えた。n 型 SiC パワー-MOSFET はすでに実用化されており、n-MOS 界面の研究報告も多い。しかし、p 型 SiC-MOSFET については、高温 CMOS 集積回路を目指した研究があるのみである。その特性は十分ではなく、チャネル移動度は $10 \text{ cm}^2/\text{Vs}$ に留まっており、特性変動に関する報告も皆無であるなど、基礎的な研究が不足していた。また、パワー用途を志向した研究はなかった。耐圧維持層となるドリフト層の低抵抗化技術として超接合(スーパー Junction、SJ)構造があるが、n 型 SiC に対する SJ 構造の研究が始まったところであるが、p 型 SJ 構造に関する研究はなかった。n 型素子に関する SiC パワーデバイスの研究開発は盛んに行われていたものの、国内外を問わず、p 型素子に関する研究は皆無であった。

2. 研究の目的

本研究では、大容量相補型電力変換器に適した高耐圧・低損失 p 型 SiC SJ-MOSFET 実現のための基盤技術開発を目的とした。具体的には、SiC の高品質 p-MOS 界面特性評価を通じた高品質界面の形成と、素子設計による高耐圧・低損失 p 型 SJ 構造の極限探索、および p 型 SiC-SJ MOSFET の実現である。

3. 研究の方法

(1) 様々な条件で作製した p 型 SiC-MOS キャパシタを用いて、コンダクタンス法などで価電子帯近傍の界面準位密度や界面近傍酸化膜トラップなどの界面特性を多角的に評価した。

(2) また MOSFET に対してもパルス I-V やチャージポンピング測定、ホール効果測定を活用し、移動度やキャリア密度などを評価し、正孔の振る舞いを明らかにした。さらに、素子に対してストレスを印加した際の特性変動を調査し、その変動メカニズムの解明に取り組んだ。

(3) p 型 SJ 構造はデバイスシミュレータを用いて調査した。1200V を目標耐圧としたときの最適な SJ 素子構造(膜厚、底厚、ピラー幅、不純物濃度など)を設計した。I-V 特性を計算し、到達可能な耐圧およびオン抵抗の構造パラメータ依存性を明らかにした。

(4) p チャネルパワー-MOSFET の UIS 耐量(アバランシェ耐量)を評価し、破壊に至る UIS エネルギーを n 型素子と比較した。また、デバイスシミュレーションを用いて破壊に至るメカニズムを考察した。

4. 研究成果

(1) p 型 MOS キャパシタの評価

実効アクセプタ濃度が $1 \times 10^{16} \text{ cm}^{-3}$ の p 型 4H-SiC エピ層上に MOS キャパシタを形成した。ドライ酸化によりゲート酸化膜を形成し、Ar アニールを行った後、NO ガスによる POA を 1250°C で行った。酸化膜厚は約 55nm である。直径 $500 \mu\text{m}$ の Al ゲート電極を形成して C-V 特性やコンダクタンス測定を行った。界面準位密度 D_{it} を hi-lo C-V 法およびコンダクタンス法で測定したところ、NO-POA 時間が 10 分から 30、60 分と長くなるにつれ低下した。ただし、コンダクタンス法による評価では $G_p/\omega f$ の特性が対称にならず、低周波応答成分が検出された(図 1)。これは、界面近傍酸化膜トラップ(NIT)によるものと考えられる。なお、ウェット雰囲気での POA を行った試料では、NIT による信号は観測されなかった。捕獲断面積や表面ポテンシャル揺らぎなどの特性から、NO-POA によりドナー型の界面準位が価電子帯近傍で形成されていることが分かった。ドライ酸化のみの試料も非対称の $G_p/\omega f$ 特性を示し、高周波成分と低周波成分に分けて詳細に解析した(図 2)。高周波成分は Nicollian モデルに基づくガウス曲線でフィッティングし、実測データから高周波成分を除去することで低周波応答の成分を抽出した。それを界面準位と NIT との応答に基づく Cooper モデルで解析が可能であることを示した。これらより、ドライ酸化及び NO-POA 試料には価電子帯近傍に NIT が形成されてい




図 1: 窒化 p-MOS キャパシタのコンダクタンス特性




図 2: p-MOS キャパシタのコンダクタンス特性の成分分離

ることを明らかにした。

NO-POA を 60 分行った試料に対して、ゲート電圧 V_g を負から正方向に掃引した際の C-V 特性を図 3 に示す。 V_g が 2V 以上になると容量が増加し始め、反転層の形成を示す C-V 特性が得られた。正の V_g における容量は周波数依存性を示し、このことから反転層の形成が分かる。通常、SiC の MOS キャパシタは真性キャリア密度が非常に小さいため反転層は形成されず、深い空乏状態を示す。10 分の NO-POA 試料でも反転層形成の特性が得られ、NO-POA による窒素の影響を調査した。SIMS 分析を行ったところ、界面に 10^{21}cm^{-3} の窒素原子のピークが検出されたが、ノックオンの影響があることから SiC 中への窒素導入は SIMS では判定できない。しかし、微量の窒素が SiC でドナーとなることで電子を供給し、正の V_g によりゲート電極下に電子が集まり反転層が形成されていると考えられる。ゲート電極外周部に p^+ ガードリングを形成したところ、C-V 特性は深い空乏特性を示し、反転層の形成は見られなかった。このことから、NO-POA により SiO_2/SiC 界面の SiC 表面に窒素が添加され、窒素ドナーとなり反転層形成に寄与していることが分かった。なお、同様の特性はデバイスシミュレーションでも確認された。

(2) p チャネル MOSFET の評価

実効ドナー濃度が $1 \times 10^{16}\text{cm}^{-3}$ の n 型 4H-SiC エピ層上に p チャネル MOSFET および MOS ゲート van-der-Pauw 素子を作製した。ゲート酸化膜の形成法は MOS キャパシタと同様である。電界効果移動度を評価したところ、10 分の NO-POA で最大となり、 $12\text{cm}^2/\text{Vs}$ を示した。NO-POA 時間をさらに増加すると電界効果移動度は減少した。また、しきい値電圧は NO-POA 時間が 10 分から 30 分にかけて増加し、その後は低下した。これは、NO-POA の初期では界面準位が減少したためであり、30 分以降は窒化によって界面付近の酸化膜やチャンネル領域に窒素が取り込まれた影響と考えられる。チャンネル正孔の輸送機構を解析するため、ホール効果測定を試みた。Hall 移動度を議論するには、Hall 因子 γ の影響を考慮する必要がある。n チャネル中における電子の Hall 因子は $\gamma=1$ で議論されているが、SiC の価電子帯のバンド構造の異方性により正孔の Hall 因子は 1 より小さくなることが報告されており、正確な議論は困難な状況であった。そこで、可動キャリア密度をホール効果ではなく Split C-V 測定による見積もり手法を考案し、その可動キャリア密度を用いてドリフト移動度を得た。できるだけ高周波を用いることで界面準位の応答を除去した上で、直流バイアスによる界面準位の荷電状態の変化が引き起こすストレッチアウトを補正する。理想 $C_{gc}-V_g$ 特性を計算し、実測 $C_{gc}-V_g$ 特性との比較から可動電荷密度を求める。これにより界面準位による可動キャリア減少の影響を排除した実効移動度を導出が可能となった (図 4)。補正を行った実効移動度からわかるように、補正前に対して実効移動度は増加した。この増加は、従来の解析法では界面準位の捕獲電荷により過大評価していたためと考えられる。これを基にチャンネル正孔の散乱機構をフォノン散乱、クーロン散乱、表面ラフネス散乱により解析した。フォノン散乱律速の移動度は $11.2E_{\text{eff}}^{-0.39}$ でフィッティングでき、指数 -0.39 は n チャネルと同様であった。低電界ではクーロン散乱の影響が強いが、高電界になってラフネス散乱の影響は小さいことが分かった。

酸化膜の信頼性を議論する上で、リーク電流の伝導機構を明らかにすることは重要であるが、正孔のリーク電流伝導機構は不明であった。それを明らかにするため、p チャネル MOSFET によるキャリアセパレーション法によりリーク電流を評価した。ゲート電圧を負に大きくしていくと、




図 3 : 窒化 p-MOS キャパシタの C-V 特性

反転層の形成は見られなかった。このことから、NO-POA により SiO_2/SiC 界面の SiC 表面に窒素が添加され、窒素ドナーとなり反転層形成に寄与していることが分かった。なお、同様の特性はデバイスシミュレーションでも確認された。




図 4 : トラップの影響を補正したチャンネル移動度




図 5 : チャンネル移動度の各散乱機構による分離




図 6 : 逆方向正孔電流の発生メカニズム

正孔リーク電流は高電界領域では低電界領域と逆方向に導通する現象がみられた。この現象を詳細に調査し、ゲート電極側から注入されるホットエレクトロンに起因していることを明らかにした。すなわち、図 6 に示すように、 n 型ポリシリコンゲート電極から注入された電子は酸化膜の高電界で加速され、SiC チャンネルに注入された際にインパクトイオン化を引き起こして電子・正孔対を発生させる。発生した正孔は拡散とドリフトにより p^+ 層（ソース・ドレイン領域）に流れる。これは酸化膜をトンネルする方向とは逆になるため、逆方向電流が観測されたのである。このことは、ゲート電極を仕事関数の大きい Ni を用いるとゲート電極からの電子注入が抑制されて正孔の逆方向電流が観測されなかったことから現象を正しく説明できているといえる。この素子により正孔のリーク電流伝導メカニズムの解析が可能となり、FN 電流と PF 電流で説明できることが分かった（図 7）。




図 7：正孔リーク電流の温度依存性と FN および PF 電流の計算値

(3) p 型 SJ 構造の最適設計

p 型ドリフト層に SJ 構造を導入した際のオン抵抗低減効果を検討した。デバイスシミュレータを用い、SJ 構造の種々のパラメータを変えてオン抵抗と耐圧を計算した。耐圧は漏れ電流が 0.1mA/cm^2 となるドレイン電圧とした。図 8 に示すように、あるピラー幅とピラー不純物濃度の組み合わせの範囲でバルク構造（SJ なし）よりオン抵抗が小さくなる。ピラー深さを $5.5\mu\text{m}$ として 1300V の耐圧となるように素子进行設計した際は、ピラー幅 $1.0\mu\text{m}$ で $6.0\text{m}\Omega\text{cm}^2$ が得られた。これはバルク構造の抵抗より 40%低い値である。さらにピラー幅を微細化すると、オン抵抗は上昇する傾向を示した。これは、ピラー側面の pn 接合部の空乏層により電流経路が狭くなるためであることも明らかとなった。ピラー構造の作りやすさを考えてピラー幅を $2.5\mu\text{m}$ とすると、バルク構造よりわずかに 10%ほどの抵抗低減にとどまった。正確にピラー構造を形成することが重要であるといえる。




図 8：p 型 SJ 構造の耐圧とオン抵抗の関係

(4) p チャネルパワー-MOSFET の耐量

600V 級の縦型 p チャネルパワー-MOSFET の UIS 耐量（アバランシェ耐量）を評価した。同耐圧・同構造の n チャネル素子も同様に評価して比較した。200V の DC 電源に対して 1mH のインダクタを素子に直列に接続し UIS 耐量を評価したところ、n チャネル素子はピーク電圧が




図 9：UIS 耐量の測定結果（左）nMOSFET（右）pMOSFET

1238V に達し、UIS 耐量は $8.7\text{J}/\text{cm}^2$ であったのに対し、p チャンネル素子はそれぞれ -755V 、 $0.83\text{J}/\text{cm}^2$ であった。破壊箇所の観察をすると、n チャンネル素子は活性領域で破壊し破壊痕では電極が大きく熔融しているのに対し、p チャンネル素子は周辺耐压構造部分での破壊が多くみられ、破壊痕は小さかった。接合温度を計算すると n チャンネル素子では破壊時に 1055K まで上昇しており、このため電極の Al が溶けたと考えられる。p チャンネル素子ではそこまでの温度上昇は起こらない。これらのことはデバイスシミュレーションでも確認された。また、p チャンネル素子の UIS 耐量のデバイスシミュレーション結果は実測結果より大きく表れた。これらの現象は周辺耐压構造の弱い箇所におけるスナップバック現象モデルを取り込むことで説明できることを示した。また、p チャンネル素子でも周辺耐压構造を適切に設計・製造することで、活性領域で均一なアバランシェを起こさせて良好な UIS 耐量を獲得することが可能である。

5. 主な発表論文等

〔雑誌論文〕 計6件（うち査読付論文 5件 / うち国際共著 0件 / うちオープンアクセス 0件）

1. 著者名 Nemoto Hiroki, Okamoto Dai, Zhang Xufang, Sometani Mitsuru, Okamoto Mitsuo, Hatakeyama Tetsuo, Harada Shinsuke, Iwamuro Noriyuki, Yano Hiroshi	4. 巻 59
2. 論文標題 Conduction mechanisms of oxide leakage current in p-channel 4H-SiC MOSFETs	5. 発行年 2020年
3. 雑誌名 Japanese Journal of Applied Physics	6. 最初と最後の頁 044003/1-6
掲載論文のDOI (デジタルオブジェクト識別子) 10.35848/1347-4065/ab7ddb	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Yao Kailun, Yano Hiroshi, Iwamuro Noriyuki	4. 巻 -
2. 論文標題 Investigation of UIS Capability for -600V Class Vertical SiC p-channel MOSFET	5. 発行年 2019年
3. 雑誌名 2019 31st International Symposium on Power Semiconductor Devices and ICs (ISPSD)	6. 最初と最後の頁 187-190
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/ISPSD.2019.8757607	査読の有無 無
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Zhang Xufang, Okamoto Dai, Hatakeyama Tetsuo, Sometani Mitsuru, Harada Shinsuke, Iwamuro Noriyuki, Yano Hiroshi	4. 巻 57
2. 論文標題 Impact of oxide thickness on the density distribution of near-interface traps in 4H-SiC MOS capacitors	5. 発行年 2018年
3. 雑誌名 Japanese Journal of Applied Physics	6. 最初と最後の頁 06KA04/1-5
掲載論文のDOI (デジタルオブジェクト識別子) 10.7567/JJAP.57.06KA04	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -
1. 著者名 Karamoto Yuki, Zhang Xufang, Okamoto Dai, Sometani Mitsuru, Hatakeyama Tetsuo, Harada Shinsuke, Iwamuro Noriyuki, Yano Hiroshi	4. 巻 57
2. 論文標題 Analysis of fast and slow responses in AC conductance curves for p-type SiC MOS capacitors	5. 発行年 2018年
3. 雑誌名 Japanese Journal of Applied Physics	6. 最初と最後の頁 06KA06/1-6
掲載論文のDOI (デジタルオブジェクト識別子) 10.7567/JJAP.57.06KA06	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 An Junjie, Namai Masaki, Yano Hiroshi, Iwamuro Noriyuki	4. 巻 64
2. 論文標題 Investigation of Robustness Capability of -730 V P-Channel Vertical SiC Power MOSFET for Complementary Inverter Applications	5. 発行年 2017年
3. 雑誌名 IEEE Transactions on Electron Devices	6. 最初と最後の頁 4219 ~ 4225
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/TED.2017.2742542	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

1. 著者名 Zhang Xufang, Okamoto Dai, Hatakeyama Tetsuo, Sometani Mitsuru, Harada Shinsuke, Kosugi Ryoji, Iwamuro Noriyuki, Yano Hiroshi	4. 巻 10
2. 論文標題 Characterization of near-interface traps at 4H-SiC metal/oxide/semiconductor interfaces using modified distributed circuit model	5. 発行年 2017年
3. 雑誌名 Applied Physics Express	6. 最初と最後の頁 064101 ~ 064101
掲載論文のDOI (デジタルオブジェクト識別子) 10.7567/APEX.10.064101	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 -

〔学会発表〕 計38件 (うち招待講演 1件 / うち国際学会 11件)

1. 発表者名 Hiroki Nemoto, Dai Okamoto, Xufang Zhang, Mitsuru Sometani, Mitsuo Okamoto, Tetsuo Hatakeyama, Shinsuke Harada, Noriyuki Iwamuro, Hiroshi Yano
2. 発表標題 Conduction mechanism of hole leakage current in 4H-SiC MOSFETs under high negative gate bias
3. 学会等名 International Conference on Silicon Carbide and Related Materials 2019 (ICSCRM 2019) (国際学会)
4. 発表年 2019年

1. 発表者名 Dai Okamoto, Hiroki Nemoto, Xufang Zhang, Xingyan Zhou, Mitsuru Sometani, Mitsuo Okamoto, Shinsuke Harada, Tetsuo Hatakeyama, Noriyuki Iwamuro, Hiroshi Yano
2. 発表標題 Threshold Voltage Instability in p-channel 4H-SiC MOSFETs Investigated by Non-relaxation Method
3. 学会等名 International Conference on Silicon Carbide and Related Materials 2019 (ICSCRM 2019) (国際学会)
4. 発表年 2019年

1. 発表者名 Xingyan Zhou, Dai Okamoto, Xufang Zhang, Mitsuru Sometani, Mitsuo Okamoto, Shinsuke Harada, Noriyuki Iwamuro, Hiroshi Yano
2. 発表標題 Accurate Channel Mobility Extraction and Scattering Mechanisms in 4H-SiC p-Channel MOSFETs
3. 学会等名 International Conference on Silicon Carbide and Related Materials 2019 (ICSCRM 2019) (国際学会)
4. 発表年 2019年

1. 発表者名 Yuta Matsuya, Xufang Zhang, Dai Okamoto, Noriyuki Iwamuro, Hiroshi Yano
2. 発表標題 Analysis of three-level charge pumping characteristics of 4H-SiC MOSFETs considering near-interface traps
3. 学会等名 International Conference on Silicon Carbide and Related Materials 2019 (ICSCRM 2019) (国際学会)
4. 発表年 2019年

1. 発表者名 Xufang Zhang, Dai Okamoto, Mitsuru Sometani, Shinsuke Harada, Noriyuki Iwamuro, Hiroshi Yano
2. 発表標題 Different Behaviors of Interface Traps for p-type 4H-SiC MOS Capacitors with Wet and Nitrided Gate Oxides
3. 学会等名 International Conference on Silicon Carbide and Related Materials 2019 (ICSCRM 2019) (国際学会)
4. 発表年 2019年

1. 発表者名 K. Yao, H. Yano, N. Iwamuro
2. 発表標題 Investigation of UIS Capability for -600V Class Vertical SiC p-Channel MOSFET
3. 学会等名 The 31st International Symposium on Power Semiconductor Devices & ICs (ISPSD2019) (国際学会)
4. 発表年 2019年

1. 発表者名 Gyozen Sai, Dai Okamoto, Noriyuki Iwamoto, and Hiroshi Yano
2. 発表標題 Influence of Interface Traps on Split C-V Characteristics of 4H-SiC MOSFETs
3. 学会等名 第67回応用物理学会春季学術講演会
4. 発表年 2020年

1. 発表者名 岡本大, 周星炎, 張旭芳, 染谷満, 岡本光央, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 SiC pチャネルMOSFETの正孔輸送機構の解析
3. 学会等名 電子デバイス界面テクノロジー研究会 - 材料・プロセス・デバイス特性の物理 - 第25回研究会
4. 発表年 2020年

1. 発表者名 松谷優汰, 張旭芳, 岡本大, 岩室憲幸, 矢野裕司
2. 発表標題 界面近傍酸化膜トラップを考慮した4H-SiC MOSFETにおける3レベルチャージポンピング特性の解析
3. 学会等名 先進パワー半導体分科会 第6回講演会
4. 発表年 2019年

1. 発表者名 根本宏樹, 岡本大, 張旭芳, 染谷満, 岡本光央, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 pチャネル4H-SiC MOSFETにおける酸化膜正孔リーク電流伝導機構の解析
3. 学会等名 先進パワー半導体分科会 第6回講演会
4. 発表年 2019年

1. 発表者名 周星炎, 岡本大, 張旭芳, 染谷満, 岡本光央, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 pチャンネル4H-SiC MOSFETのチャンネルドリフト移動度の導出と散乱機構の解明
3. 学会等名 先進パワー半導体分科会 第6回講演会
4. 発表年 2019年

1. 発表者名 坂田大輝, 岡本大, 染谷満, 岡本光央, 原田信介, 畠山哲夫, 根本宏樹, 張旭芳, 岩室憲幸, 矢野裕司
2. 発表標題 高速緩和なし法によるpチャンネル4H-SiC MOSFETのしきい値電圧変動評価
3. 学会等名 先進パワー半導体分科会 第6回講演会
4. 発表年 2019年

1. 発表者名 根本宏樹, 岡本大, 張旭芳, 染谷満, 岡本光央, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 pチャンネル4H-SiC MOSFETにおける酸化膜正孔リーク電流伝導機構の解析
3. 学会等名 第80回応用物理学会秋季学術講演会
4. 発表年 2019年

1. 発表者名 松谷優汰, 張旭芳, 岡本大, 岩室憲幸, 矢野裕司
2. 発表標題 界面近傍酸化膜トラップを考慮した4H-SiC MOSFETの3レベルチャージポンピング特性の解析
3. 学会等名 第80回応用物理学会秋季学術講演会
4. 発表年 2019年

1 . 発表者名 H. Nemoto, D. Okamoto, M. Sometani, Y. Kiuchi, T. Hatakeyama, S. Harada, N. Iwamuro, and H. Yano,
2 . 発表標題 Analysis of leakage current conduction mechanisms in thermally grown oxides on p-channel 4H-SiC MOSFETs
3 . 学会等名 12th European Conference on Silicon Carbide and Related Materials (ECSCRM2018) (国際学会)
4 . 発表年 2018年

1 . 発表者名 X. Zhou, D. Okamoto, T. Hatakeyama, M. Sometani, S. Harada, X. Zhang, N. Iwamuro, and H. Yano
2 . 発表標題 Mobility limiting mechanisms in p-channel 4H-SiC MOSFETs investigated by Hall-effect measurements
3 . 学会等名 12th European Conference on Silicon Carbide and Related Materials (ECSCRM2018) (国際学会)
4 . 発表年 2018年

1 . 発表者名 Kailun Yao, 矢野裕司, 岩室憲幸
2 . 発表標題 Investigation of Unclamped Inductive Switching Capability of Silicon Carbide MOSFETs
3 . 学会等名 平成31年 電気学会全国大会
4 . 発表年 2019年

1 . 発表者名 X. Zhang, D. Okamoto, T. Hatakeyama, M. Sometani, S. Harada, N. Iwamuro, and H. Yano
2 . 発表標題 Interface Characterization of Nitrided a- and m-Face 4H-SiC MOS Structures Using Distributed Circuit Mode
3 . 学会等名 電子デバイス界面テクノロジー研究会 - 材料・プロセス・デバイス特性の物理 - 第24回研究会
4 . 発表年 2019年

1. 発表者名 周星炎, 岡本大, 畠山哲夫, 染谷満, 原田信介, 岡本光央, 張旭芳, 岩室憲幸, 矢野裕司
2. 発表標題 Hall効果測定によるpチャネル4H-SiC MOSFETのチャネル輸送機構の解明
3. 学会等名 先進パワー半導体分科会 第5回講演会
4. 発表年 2018年

1. 発表者名 根本宏樹, 岡本大, 染谷満, 木内祐治, 岡本光央, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 pチャネル4H-SiC MOSFETにおける酸化膜リーク電流伝導機構の解析
3. 学会等名 先進パワー半導体分科会 第5回講演会
4. 発表年 2018年

1. 発表者名 矢野裕司
2. 発表標題 電力用半導体SiCのゲート酸化膜漏れ電流機構の解析
3. 学会等名 第16回環境研究シンポジウム
4. 発表年 2018年

1. 発表者名 Y. Karamoto, X.Zhang, D. Okamoto, M. Sometani, T. Hatakeyama, S. Harada, N. Iwamuro, and H. Yano
2. 発表標題 Analysis of Fast and Slow Responses of Interface Traps in p-type SiC MOS Capacitors by Conductance Method
3. 学会等名 2017 International Workshop on Dielectric Thin Films for Future Electron Devices - Science and Technology - (2017IWDTF) (国際学会)
4. 発表年 2017年

1. 発表者名	X. Zhang, D. Okamoto, T. Hatakeyama, M. Sometani, S. Harada, N. Iwamuro, and H. Yano
2. 発表標題	Impact of Oxide Thickness on the Density Distribution of Near-interface Traps in 4H-SiC MOS Capacitors
3. 学会等名	2017 International Workshop on Dielectric Thin Films for Future Electron Devices - Science and Technology - (2017IWDTF) (国際学会)
4. 発表年	2017年

1. 発表者名	X. Zhou, D. Okamoto, T. Hatakeyama, M. Sometani, S. Harada, Y. Karamoto, X. Zhang, N. Iwamuro, and H. Yano
2. 発表標題	Impact of passivation treatments on channel mobility for p-channel 4H-SiC MOSFETs
3. 学会等名	第65回応用物理学会春季学術講演会
4. 発表年	2018年

1. 発表者名	根本宏樹, 岡本大, 染谷満, 木内祐治, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題	pチャンネル4H-SiC MOSFETにおける酸化膜リーク電流伝導機構の解析
3. 学会等名	第65回応用物理学会春季学術講演会
4. 発表年	2018年

1. 発表者名	Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題	Difference of NIT Density Distribution in 4H-SiC MOS Interfaces for Si- and C-faces
3. 学会等名	電子デバイス界面テクノロジー研究会 - 材料・プロセス・デバイス特性の物理 - 第23回研究会
4. 発表年	2018年

1. 発表者名 矢野裕司
2. 発表標題 SiC MOSデバイスにおける界面欠陥と信頼性
3. 学会等名 第37回ナノテスティングシンポジウム（招待講演）
4. 発表年 2017年

1. 発表者名 Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題 4H-SiC MOS 界面におけるNIT 密度分布の膜厚依存性
3. 学会等名 先進パワー半導体分科会 第4回講演会
4. 発表年 2017年

1. 発表者名 唐本祐樹, 張旭芳, 岡本大, 染谷満, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 コンダクタンス法によるp型SiC MOS界面の高速及び低速応答準位の解析
3. 学会等名 先進パワー半導体分科会 第4回講演会
4. 発表年 2017年

1. 発表者名 Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題 Verification of density distribution of near-interface traps in 4H-SiC MOS capacitors with different oxide thicknesses
3. 学会等名 第78回応用物理学会秋季学術講演会
4. 発表年 2017年

1. 発表者名 唐本祐樹, 張旭芳, 岡本大, 染谷満, 畠山哲夫, 原田信介, 岩室憲幸, 矢野裕司
2. 発表標題 コンダクタンス法によるp型SiC MOSキャパシタ界面特性の解析
3. 学会等名 第78回応用物理学会秋季学術講演会
4. 発表年 2017年

1. 発表者名 X. F. Zhang, D. Okamoto, T. Hatakeyama, M. Sometani, S. Harada, R. Kosugi, N. Iwamuro, and H. Yano
2. 発表標題 A Distributed Model for Near-Interface Traps in 4H-SiC MOS Capacitors
3. 学会等名 47th IEEE Semiconductor interface Specialist Conference (SISC2016) (国際学会)
4. 発表年 2016年

1. 発表者名 Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Ryoji Kosugi, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題 Verification of Modified Distributed Circuit Model for Near-Interface Traps in 4H-SiC MOS Interface
3. 学会等名 電子デバイス界面テクノロジー研究会 - 材料・プロセス・デバイス特性の物理 - 第22回研究会
4. 発表年 2017年

1. 発表者名 Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Ryoji Kosugi, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題 Quantitative estimation of near-interface traps with distributed circuit model for 4H-SiC MOS capacitors
3. 学会等名 先進パワー半導体分科会 第3回講演会
4. 発表年 2016年

1. 発表者名 唐本祐樹, 岡本大, 原田信介, 染谷満, 畠山哲夫, 小杉亮治, 岩室憲幸, 矢野裕司
2. 発表標題 窒化したp型SiC MOS キャパシタにおける反転層の形成
3. 学会等名 先進パワー半導体分科会 第3回講演会
4. 発表年 2016年

1. 発表者名 Xufang Zhang, Dai Okamoto, Tetsuo Hatakeyama, Mitsuru Sometani, Shinsuke Harada, Ryoji Kosugi, Noriyuki Iwamuro, and Hiroshi Yano
2. 発表標題 A Distributed Model for Near-Interface Traps in 4H-SiC MOS Capacitors
3. 学会等名 第77回応用物理学会秋季学術講演会
4. 発表年 2016年

1. 発表者名 唐本祐樹, 岡本大, 原田信介, 染谷満, 畠山哲夫, 小杉亮治, 岩室憲幸, 矢野裕司
2. 発表標題 窒化したp型SiC MOSキャパシタにおける反転層の形成
3. 学会等名 第77回応用物理学会秋季学術講演会
4. 発表年 2016年

1. 発表者名 岡本大, 張旭芳, 畠山哲夫, 染谷満, 原田信介, 小杉亮治, 岩室憲幸, 矢野裕司
2. 発表標題 直列抵抗を考慮したインピーダンス測定によるSiC MOS界面解析
3. 学会等名 第77回応用物理学会秋季学術講演会
4. 発表年 2016年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

-

6. 研究組織

	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
研究 分担者	岩室 憲幸 (Iwamuro Noriyuki) (50581203)	筑波大学・数理物質系・教授 (12102)	
研究 分担者	岡本 大 (Okamoto Dai) (50612181)	筑波大学・数理物質系・助教 (12102)	