科学研究費助成事業

研究成果報告書



2版

今和 元年 6月 7 日現在 機関番号: 34315 研究種目: 基盤研究(C)(一般) 研究期間: 2016~2018 課題番号: 16K00085 研究課題名(和文)オンチップ太陽電池との混載に適した高効率昇圧回路 研究課題名(英文)Highly efficient voltage booster for embedded on-chip solar cells 研究代表者 越智 裕之(Ochi, Hiroyuki)

立命館大学・情報理工学部・教授

研究者番号:40264957

交付決定額(研究期間全体):(直接経費) 3,500,000円

研究成果の概要(和文):本研究では、動作に必要な電源を自給自足する超小型センサデバイスを極限的な低コ ストで実現するため、センサデバイスに必要な全ての構成要素を旧世代の廉価な標準的製造技術のみを使用した 単一の集積回路チップ上に搭載するための要素技術を研究開発した。成果として、太陽電池の面積を圧迫しない 小型で高効率な昇圧回路、不安定かつ低電圧な電源で動作可能な温度センサ、および超低消費電力な不揮発性メ モリ素子といった有望な新しい要素回路を見出した。

研究成果の学術的意義や社会的意義 従来の昇圧回路はもっぱら変換効率を重視して大きな面積のキャパシタを使用するものが多かったが、我々は効 率を損なわずに小面積化を達成する新たな昇圧回路を提案した。また、電源電圧変動に頑強な温度センサや一般 の集積回路に混載できる不揮発性メモリ素となど、ユニークな要素回路を提案した。これらにより、電源 供給が不要で安価なセンサデバイスを大量に設置して情報を収集するIoT技術の発展に寄与することが期待され る。

研究成果の概要(英文):To realize an ultra-compact ultra-low-cost sensor device that operates without an external power supply, we conducted research and development of key technologies to implement all necessary components of a sensor device on a single integrated circuit chip that can be fabricated using a low-cost legacy process technology. As a result, we found promising new circuit components, including highly-efficient small-area boost circuit to leave space for on-chip solar cell, a temperature sensor that can operate with an unstable low-voltage power supply, and an ultra-low-power non-volatile memory element.

研究分野:情報学

キーワード: センサデバイス エナジーハーベスティング ャージポンプ型昇圧回路 不揮発性メモリ オンチップ太陽電池 超低電圧・超低消費電力回路 チ 様 式 C-19、F-19-1、Z-19、CK-19(共通) 1.研究開始当初の背景

近年、センサネットワーク用の小型センサノードや体内埋め込み型の小型医療機器などの電源 として、環境から得られるエネルギーを利用するマイクロエナジーハーベスティングが注目され ている。これにより、バッテリーの充電や交換などをせずに半永久的に動作させることが可能に なる。エネルギー源として、電磁波、振動、熱、光などが挙げられるが、特に光を利用する太陽 電池は構造が単純であり、小出力のものであれば小型化が可能であるといった長所がある。例え ば[a]は眼球埋込型の眼圧センサを開発しており、2枚のLSIチップやLi 蓄電池を1mm³の樹脂 で封止したハイブリッド構造となっている。上層のチップ上の0.07mm²の太陽電池で目から入 る光エネルギーを電力として取り込み、眼圧測定および測定データの無線送信を行っている。文 献[b]では皮下埋込型のセンサを試作しており、太陽電池とリングオシレータ等を同一のLSI チ ップ上に混載している(センサと送信用電極対は外付けする必要がある)。

このような超小型センサの電源として、通常の CMOS プロセスの PN 接合が太陽電池として 機能することは報告されてきたが、ダイオード単体では 0.5~0.6V 程度の起電力しか得られず[c]、 例えば CMOS プロセス互換な不揮発性メモリ[d,e]の書き込み等に必要な 4.0V 程度の電圧が得 られない。バルク CMOS プロセスの単一の LSI 基板上に同種の太陽電池を複数形成して直列接 続しても、P 基板を介して短絡してしまい、高電圧は得られない。文献[f,g]は異種の太陽電池を 直列接続することを提案しているが、PNP 型寄生バイポーラトランジスタによる漏れ電流のた め著しく効率が損なわれる。

< 参考文献 >

- [a] G. Chen et al., "A Cubic-Millimeter Energy-Autonomous Wireless Intraocular Pressure Monitor," ISSCC 2011, pp.310-311, Feb. 2011.
- [b] S. Ayazian et al., "A Photovoltaic-Driven and Energy-Autonomous CMOS Implantable Sensor," IEEE T-BIOCAS, vol.6, no.4, pp.336-343, Aug. 2012.
- [c] N. Guilar, et al., "Integrated solar energy harvesting and storage," ISLPED'06, pp.20-24, 2006.
- [d] J.-G. Lee et al., "A 32-bit 16-program-cycle Nonvolatile Memory for Analog Circuit Calibration in a Standard 0.18μm CMOS," IEICE ELEX, vol.9, no.6, pp.477–483, Mar. 2012.
- [e] K. Tatsumura et al., "A pure-CMOS Nonvolatile Multi-context Configuration Memory for Dynamically Reconfigurable FPGAs," FPT 2014, pp.215–222, Dec. 2014.
- [f] J. Armer et al., "Method and Apparatus for Powering Circuitry with On-chip Solar Cells within a Common Substrate," US Patent US 7,098,394 B2, Aug. 29, 2006.
- [g] Y. Arima et al., "On-chip Solar Battery Structure for CMOS LSI," IEICE ELEX, vol.3, no.13, pp.287-291, July 2006.

2.研究の目的

本研究では、マイクロエナジーハーベスティングで動作する超 小型センサデバイスを極限的な低コストで実現することを目標と し、(1) 0.18µm 世代の比較的廉価な標準 CMOS プロセステクノ ロジを使用し、(2) 組み立て(ワイヤボンディング)のコストも 削減するためセンサノードに必要な全ての構成要素を単一の LSI チップ上に混載した外付け部品一切不要な無端子自給自足 LSIの 実現を目指す。図1はその例(データロガ型センサデバイス)で あり、チップ上のセンサで収集した情報をチップ上の不揮発性メ モリに蓄積し、あとで非接触通信によりホストに送信する。電源 はチップ上の太陽電池で生成する。このため各種センサは 0.5V 程度の不安定な電源での動作を前提としなければならない。また オンチップ太陽電池に必要なチップ面積を勘案し、面積単価が比

オンチップ 太陽電池	Ê	温度センサ・ 光センサ等	
≈0.5V		•	
昇圧回路		データ圧縮用 プロセッサ	
≈4.0V		•	
不揮発メモリ / 非接触通信			

図 1: 無端子自給自足 LSI によるセンサデバイス

較的低廉な 0.18μm 世代のプロセスを採用することから、低電圧、低消費エネルギーな回路の実 現は容易ではない。また日没による電源供給停止に備えてデータを不揮発性メモリに蓄積する機 構が必要であり、この書き込みに必要な高電圧を供給する昇圧回路も必要となる。この不揮発性 メモリもポリシリコン層を1層しか持たない低廉な標準 CMOS プロセスでの実現を目指す。

3.研究の方法

(1) 0.5V 程度の電圧から 4.0V 程度の高電圧を生成する高効率な昇圧回路として、研究代表者ら が考案した 2 段昇圧型チャージポンプ回路について、回路シミュレーションによる検討と試作 チップの実測による評価を行った。チップ試作は東京大学大規模集積システム設計教育研究セン ター(VDEC)を通じ、ローム株式会社の 0.18µm プロセスを使用して行った。検討にあたり、昇 圧効率を損なわない範囲でチャージポンプ回路に使用されるキャパシタの面積を抑制して太陽 電池に必要な面積を圧迫しないようにすることに主眼をおいた。また、チャージポンプ回路で使 用される発振回路については、電源電圧や温度変動に頑強なものとすることを追求した。 (2) 0.5V 程度の不安定な電源電圧で動作可能な温度センサについて、回路シミュレーションによ る検討と試作チップの実測による評価を行った。

(3) 標準 CMOS プロセスで製造可能な不揮発性メモリについて、回路シミュレーションやフィ ールドソルバによる検討と試作チップの実測による評価を行った。提案するメモリセルの閾値電 圧を実測するため、閾値電圧測定のための回路を考案して試作チップに搭載した。実測にあたっ ては環境温度の変動の影響を排除するため、研究室で保有している恒温槽を使用した。

4.研究成果

(1) 0.5V 程度の電圧から 4.0V 程度の高電圧を高効率に生成する 2 段昇圧型チャージポンプ回路 背景

オンチップ太陽電池で得られる 0.5V 程度の電圧を用い、不揮発性メモリの書き込み等に必要 な 4.0V 程度の電圧を生成するためにはチャージポンプ回路等の昇圧回路が必要であるが、従来 の Cross-Coupled チャージポンプ回路は、1 段あたり 40pF のキャパシタを用いた場合でも 10 段昇圧しなければ 4V の出力を得ることは出来ず、総容量 800pF のキャパシタはチップ上の多 大な面積を占有してしまい、オンチップ太陽電池と同一チップ上に載せることは困難であった。

2 段昇圧型チャージポンプ回路 ここでは、図 2 のような 2 段昇圧 型チャージポンプ回路を提案する。 この回路は 2 つの Cross-Coupled チ ャージポンプ回路(前段 CC および 後段 CC)を有し、前段 CC で昇圧さ れた出力電圧を用いて振輻の大きい クロックを生成し、後段 CC を駆動 する。これによりサブスレッショル ド電圧で動作するチャージポンプ回 路の段数を極力少なくし、高効率化 を図る。

図2のROは、0.5Vの電源で動作 するリングオシレータであり、電源 電圧依存性を抑えるため、カレント スターブドインバータおよび2R1T 型のバイアス回路[h]で構成されて いる。前段CCはCross-Coupledチ ャージポンプ1段からなる昇圧回路 である。前段CCの出力をスレッシ ョルド電圧(約0.6V)以上にするた



図 2: 2 段昇圧型チャージポンプ回路



めには1段あれば十分である。図2のレベルシフタは、前段CCで昇圧された電圧を利用し、 振幅の大きいクロックを生成するためのものである。レベルシフタは低電圧で動作可能なものが 必要であり、ここでは[i]のレベルシフタを採用した。後段CCも、Cross-Coupledチャージポン プを採用した。クロック振幅が大きくスーパースレッショルド領域で動作するため効率が良く、 5段あれば4.0V以上の電圧を出力することが可能である。

前段 CC から取り出せる電流は比較的少ないため、後段 CC のキャパシタやクロック周波数は 前段より小さくする方が無駄が少ない。この観点から、キャパシタは前段 CC を 25pF としたの に対し後段 CC は 5pF とし、後段 CC に印加するクロックは 1/2 分周回路を用いて 1MHz とし た。またサブスレッショルド領域で動作する前段 CC のトランジスタサイズは NMOS 12µm、 PMOS 45µm とした。これに対し、スーパースレッショルド領域で動作する後段 CC のトラン ジスタサイズは NMOS 3µm、PMOS 5µm とした。

評価

ここでは、従来の Cross-Coupled チャージポンプ 11 段の昇圧回路(L11型)2 段昇圧型チャージポンプ回路で前段を3段、後段を2段としたもの(L3L2型)および2 段昇圧型チャージポンプ回路で前段を1段、後段を5段とした提案手法(L1L5型)を評価する。チャージポンプの効率はキャパシタの容量に左右されると同時に回路面積はキャパシタの総容量でほぼ決まるため、上の3つの回路を比較するにあたり、ここでは総容量を100pFに制限した。予備実験を行い、L11型は22個のキャパシタを各4.55pFとし、L3L2型は前段の6個のキャパシタを各13.6pF、後段の4個のキャパシタを各4.5pFとし、L1L5型は前段の2個のキャパシタを各25pF、後段の10個のキャパシタを各5pFとした。

図3に上の3つの昇圧回路それぞれの負荷抵抗と電力効率の関係を示す。L1L5型は負荷抵抗 3.8MQの時に電力効率が46.4%で最大となり、このとき出力電圧は4.11Vが得られた。一方 L3L2型は負荷抵抗3.0MQの時に電力効率が39.0%で最大となったが電圧は3.66Vであった。 4V以上の出力電圧が得られたのは負荷抵抗を4.2MQ以上にした時であり、この時の電力効率



は 37.5%であった。また、L11 型は負荷抵抗 3.3MQ の時に電力効率が 44.2%で最大となったが 出力電圧は 3.96V であった。4V 以上の出力が得られたのは負荷抵抗を 3.5MQ 以上にした時で あり、このときの電力効率は 44.1%であった。以上より、4V 以上の出力電圧を得た時の電力効 率は提案する L1L5 型が最も高く、サブスレッショルド領域で動作する前段の段数をなるべく少 なくすることが有効であることを示唆する結果が得られた。

(2) 0.5V 程度の不安定な電源電圧で動作可能な温度センサ

背景

本研究では、低コストなセンサノードの実現を目指し、バッテリー、水晶振動子、外付けセン サ素子等の外部部品を一切使用せず、オンチップ太陽電池の電源のみによって動作する、標準 CMOS プロセスで実現可能な温度測定回路について考える。太陽電池混載チップではワンチッ プの太陽電池から最大で 0.55V 程度の電圧しか得られない問題点や、太陽電池に当たる光量に よって得られる電力が変動する問題点がある。従って、オンチップ太陽電池を電源とするシステ ムでは、不安定な超低電圧でも動作する電圧変動補償がされた回路設計が必要となる。

提案する温度・電圧センサ

提案するセンサは、以下の3つのリングオシレータ(RO)で構成される。これらはいずれもカレントスターブドインバータ(CSINV)を奇数段環状接続したものであり、CSINVのバイアス回路により、所望の温度特性や電源電圧特性を持たせている。

第1の RO は、温度や電源電圧変動の影響を受けにくい基準 RO (REF_RO)である。基準 RO のバイアス回路を図4に示す。第2の RO は電源電圧センサ用 RO (ILL_RO)であり、電源電圧 変動の影響を受けやすく、かつ温度特性が基準 RO に近いものである。この RO のバイアス回路 を図5に示す。第3の RO は温度センサ用 RO (TEMP_RO)であり、温度変動の影響を受けやす く、かつ電源電圧特性が基準 RO に近いものである。この RO のバイアス回路を図6に示す。

評価

図7に3つのROの温度特性に関する回路シミュレーションの結果を示す。図7より、REF_ROとILL_ROでは周波数変化が非常に似た値となっており、また TEMP_RO は REF_ROとは異なる温度特性となった。

図8に3つのROの電源電圧特性に関する回路シミュレーションの結果を示す。図8より、 REF_ROとTEMP_ROは電圧変化による周波数変化が非常に似た値となっており、また ILL ROはREF ROとは異なる電源電圧特性を示している。

以上のように、提案する 3 つの RO により温度や電源電圧の変動を推定することができることを示唆する結果が得られた。

(3) 標準 CMOS プロセスで製造可能な不揮発性メモリ

背景

オンチップ太陽電池を用いたマイクロエナジーハーベスティングにより半永久的に電力を自 給自足できるセンサチップの研究が行われているが、このようなセンサチップでは夜間にデータ を保持する不揮発性メモリが不可欠である。このとき、太陽光発電素子から得られる電力の絶対 量が少ないことや、高コスト化につながる追加プロセスによる特殊な構造を用いないといった制 約を満す必要がある。

|標準 CMOS プロセスでは作ることができないダブルゲート構造を備えるフラッシュメモリ素

子を、キャパシタ素子とトランジ スタ素子に分解し、それぞれを CMOS 互換素子またはそれに準ず るもので実現する既存研究がみら れる[j,k]。それぞれの不揮発性メモ リ素子で用いられているCMOS互 換キャパシタ素子および書き込み 原理、特徴を表 1 に示す。文献[j] のように高耐圧な MOS キャパシ

表 1: 既存の標準 CMOS プロセス互換不揮発性メモリ

	Raszka 2004 [j]	Na 2006 [k]
使用キャ	高耐圧 MOS キャパシ	MIM キャパシタ
パシタ	タ	
書き込み	Fowler-Nordheim	Channel hot electron
原理	(FN)トンネリング	injection (CHEI)
特徴	高耐圧トランジスタ	書き込み中に数 mAオ
	で大きな面積が必要	ーダの電流が必要

タを採用すると大きな面積が必要になる。また書き込みに CHEI 方式を採用すると、書き込み 時の消費電流が数 mA オーダ必要になる。

メタルフリンジキャパシタ FiCC

CMOS 互換なキャパシタ素子として、メタル配線間容量を積 極的に活用したメタルフリンジキャパシタが挙げられるが、高 集積な実装を行うと、他の配線や近接して配置された他のキャ パシタとの間でクロストーク容量が生じやすい。こうした間題 に対し、キャパシタ電極を内側と外側に分けることで,一般的 なメタルフリンジキャパシタに比べ,キャパシタ外のメタルと のクロストーク容量を約 1/10 に抑えることができる Fishbone-in-Cage Capacitor (FiCC)というメタルフリンジキャ パシタを提案する。FiCC の概略図を図9に示す。クロストーク ノイズの原因となる高周波、高振輻の信号が印加される電極ま たはクロストークノイズに弱いセンシティブな電極を内側電極 とし、電位の安定したインピーダンスの低いネットを外側電極 に接続することで、ファラデーケージのように内側端子をシー ルドするものである。

提案するメモリ素子

フラッシュメモリのダブルゲート構造に相当するものを FiCC と NMOS トランジスタを用いて実現し、CMOS 互換な不 揮発性メモリとしたものを提案する。提案メモリ素子の概要を 図 10 に示す。トランジスタのゲート端子と FiCC の内側端子か らなる配線は絶縁体によって外部から隔離されており、フロー ティングゲートの役割を果たしている。書き込みはフローティ ングゲートに電子を閉じ込めることで行い、書き込みを行うこ とで不揮発性メモリの閾値電圧が上昇する。また書き込みや消 去には、消費電流が少ない FN トンネリングを採用する。



図 9: FiCC の概略図



閾値電圧測定回路

提案するメモリ素子の書き込み、消去、保持特性や、書き込み・消去の繰り返しに対する耐久 性を明らかにするため、提案するメモリ素子の閾値電圧を測定する回路を提案する。この回路は、 メモリ素子の閾値電圧によって遅延時間が変化するインバータを用いたリングオシレータであ り、この発振周期を実測することでメモリ素子の閾値を求めることが可能である。リングオシレ ータのインバータ単体の略図を図 11 に示す。ここで SWEEP 回路は定電流源とキャパシタで構 成されており、インバータの入力が12になったときに SWEEP 回路の出力は 0V から線形に上昇 する。SWEEP 回路の出力がメモリ素子の閾値電圧に達すると、インバータの出力が02なり SWEEP 回路も停止する。これを奇数段カスケード接続してリングオシレータを構成している。

評価

以下の実験において,メモリ素子を構成する NMOS のサイズは L=0.18µm、W=0.26µm であ り、使用した FiCC の面積は 3.32µm×2.56µm、容量は 4.4fF である。また、インキュベータ(恒 温器)を用いて環境温度を 40 に設定して実験を行った。

図12に、提案メモリ素子の書き込み時間と閾値電圧変化の関係の実測結果を示す。この実験



で書き込みは CG に 5V を印加することで行った。この 図より、CG に 5V を 10 秒印加すると閾値電圧が 2.6V に上昇することが読み取れる。通常のフラッシュメモリ に比べて桁違いに長い書き込み時間を要するのは、FN トンネリング方式による書き込みを 5V という比較的低 電圧で行ったためと考えられる。

図 13 に、消去時間と閾値電圧変化の関係を示す。こ の実験は事前に 5V で 20 秒書き込みを行ってからドレ インに 3V を印加することで行った。書き込み電圧(5V) より低い 3V という電圧で消去したため、図より、十分 な消去には数百秒オーダの時間が必要であることが読



み取れるが、閾値電圧を元の 0.6V に戻すことができることが確認できた。

最後に、提案メモリ素子のデータ保持時間を明らかにするため、提案メモリ素子の書き込み後の経過時間と閾値電圧滅衰の関係を実測した(図14)。この図より、十分に書き込みを行った場合、およそ1日程度データを保持できることが読み取れる。

以上の結果は、提案メモリ素子が CMOS 互換かつ比較的低電圧で動作する不揮発性メモリとして利用できることを示唆している。

< 引用文献 >

- [h] T. Kimura and H. Ochi, "A –0.5v-input voltage booster circuit for on-chip solar cells in 0.18μm CMOS technology," IEEE 15th International Symposium on Communications and Information Technologies (ISCIT), pp.193–196, 2015.
- Y. Osaki et al., "A level shifter circuit design by using input/output voltage monitoring technique for ultra-low voltage digital CMOS LSIs," IEEE 9th International New Circuits and Systems Conference (NEWCAS), pp.201–204, 2011.
- J. Raszka et al., "Embedded flash memory for security applications in a 0.13 µm CMOS logic process," Proceedings of International Solid-State Circuits Conference (ISSCC), pp.46–512,Vol.1, Feb. 2004.
- [k] K.Y. Na et al., "High-performance single polysilicon EEPROM with stacked MIM capacitor," IEEE Electron Device Letters, vol.27, no.4, pp.294–296, April 2006.

5.主な発表論文等

〔雑誌論文〕(計0件)

〔学会発表〕(計4件)

田中一平, 宮川尚之, 木村知也, 今川隆司, <u>越智裕之</u>, 「FiCC を用いた CMOS 互換な超低消 費電力不揮発性メモリ素子の特性測定回路の設計と試作」, 電子情報通信学会 VLSI 設計技 術研究会, 2018 年.

坂野達也,木村知也,今川隆司,<u>越智裕之</u>,「太陽電池混載チップ向け CMOS 互換温度・照 度センサ」,電子情報通信学会 VLSI 設計技術研究会,2017 年.

宮川尚之,木村知也,<u>越智裕之</u>,「FiCC:高集積向け耐クロストークノイズメタルフリンジキャパシタ」,電子情報通信学会 VLSI 設計技術研究会,2017年.

木村知也,<u>越智裕之</u>,「マイクロエナジーハーベスティングのための2段昇圧型チャージポンプ回路」,電子情報通信学会 VLSI 設計技術研究会,2016年.

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。