

令和元年6月14日現在

機関番号：82626

研究種目：挑戦的萌芽研究

研究期間：2016～2018

課題番号：16K14223

研究課題名（和文）絶縁基板上グラファイト層間化合物集積化技術の開発とデバイス応用

研究課題名（英文）Development of graphite intercalation compound integration technology on insulating substrate and its device applications.

研究代表者

村上 勝久（Murakami, Katsuhisa）

国立研究開発法人産業技術総合研究所・エレクトロニクス・製造領域・主任研究員

研究者番号：20403123

交付決定額（研究期間全体）：（直接経費） 2,900,000円

研究成果の概要（和文）：エレクトロニクス応用に向けた、絶縁基板上へのグラファイト成膜技術の開発および、グラファイトへのアルカリ金属の層間挿入による黒鉛層間化合物の形成について研究を行った。その結果、高周波プラズマの援用により高結晶性のグラファイトを絶縁基板上に600度の低温で成膜レート66nm/hの比較的高い速度で合成可能となった。また、絶縁基板上に成膜したグラファイトのデバイス応用として、グラファイト電極を用いた平面型電子放出デバイスの開発を行い、従来型の平面型電子放出デバイスと比較して、電子放出効率と放出電流密度を1万倍向上することに成功した。

研究成果の学術的意義や社会的意義

これまで学術的な物性研究の興味の範疇に留まっていたグラファイト層間化合物のデバイス応用に向けた、絶縁基板上へのグラファイト成膜技術を確立することが出来た。600度以下の低温で成膜可能であることから、石英やシリコン基板など高耐熱基板だけでなく、安価なガラスなどにも成膜可能であり、デバイス応用の観点からも有意であると言える。また、絶縁基板上に成膜したグラファイトを電極を用いた電子放出デバイスを開発し、性能を飛躍的に向上できることを示し、グラファイト電極のデバイス応用への有効性を実証した。

研究成果の概要（英文）：The synthesis of graphite on an insulating substrate were investigated for electronics application. The formation of graphite intercalation compound by the intercalation of alkali metal into graphite were also investigated. As a result, highly crystalline graphite was found to be synthesized on an insulating substrate at a low temperature of 600 ° C. by using radio frequency plasma assisted chemical vapor deposition. The relatively high growth rate of 66 nm/h was achieved. For the device applications of graphite on an insulating substrate, a planar-type electron emission device using a graphite electrode were investigated. Their electron emission density and electron emission efficiency were found to be 10000 times higher than those of conventional planar-type electron emission device using a metal electrode.

研究分野：グラフェン、電子放出デバイス

キーワード：グラファイト 化学気相成長 黒鉛層間化合物 平面型電子放出デバイス

様式 C - 19、F - 19 - 1、Z - 19、CK - 19 (共通)

1. 研究開始当初の背景

グラファイトの層間に物質を挿入したグラファイト層間化合物(以下、層間化合物)は、層間挿入する原子によって超電導、熱電効果、仕事関数の減少、電気伝導度の向上など様々な物性を発現することが知られており古くから研究されている。また、グラファイトはリチウム電池の負極材料として、Li イオンの吸蔵にも使われており、これも層間化合物を用いた電子材料応用である。その他にも、熱伝導率の高さから電子機器等の放熱材料としても魅力的である。このように多くの魅力的な特性を有する層間化合物であるが、その研究は学術的な物性研究の範疇に留まり、産業応用研究は電池やキャパシタの電極材料以外にはほとんど行われてこなかった。なぜなら、これまでの研究の多くはバルクの天然黒鉛や HOPG を材料として層間化合物を作成しているためである。例えば、短冊状に切り出した HOPG を使って合成した層間化合物を用いた熱電素子を試作した報告があるが、p 型と n 型の層間化合物を手作業で直列に接続して熱電素子を実現している。試作例では 4 対の直列した熱電素子で得られた熱起電力から、230 対の熱電素子を直列接続することで温度差 100 度において 1V の熱起電力が得られると予想しているが、手作業で 230 対の熱電素子を集積化するのは容易ではない。このように、バルクの黒鉛を用いて作成した層間化合物ではデバイス応用には限界がある。層間化合物を用いたデバイス応用を展開するためには、熱酸化膜付 Si 基板のような広くエレクトロニクスに使われている絶縁基板上に各種層間化合物を形成し集積化する技術が必要となる。しかしながら、これまで絶縁基板上に効率よくグラファイト厚膜を直接成膜する技術が存在しなかったため、層間化合物を用いた電子デバイスは実現していない。

2. 研究の目的

本研究は、これまで学術的な物性研究の興味の範疇に留まっていたグラファイト層間化合物のデバイス応用に向けた、絶縁基板上へのグラファイト層間化合物の集積化技術の確立を目的としている。第一に、絶縁基板上にグラファイトを直接成膜する手法を開発することを目的とする。更に、成膜した絶縁基板上に成膜したグラファイトに Cs 原子を層間挿入した層間化合物基板を作製し、電気特性などの物性を評価する。更に、層間化合物を用いた平面型電子放出デバイスを試作し層間化合物を用いた新しいデバイス応用を実証する。

3. 研究の方法

(1) 絶縁基板上へのグラファイト基板の作製プロセスの探索

金属錯体を用いた熱 CVD、金属蒸気触媒を用いた DC プラズマ CVD、触媒を用いない減圧熱 CVD、RF プラズマ CVD の 4 種類のグラファイト成膜手法について、グラファイト基板作製プロセスの条件最適化を実施した。

金属錯体を用いた熱 CVD

石英管状炉の中心に石英基板を配置し、ガス導入の上流側電気炉端に、銅アセチルアセトナートを充填したアルミナポートを配置した。アルミナポートを配置した周囲の石英管にリボンヒーターを取り付け、銅アセチルアセトナートを加熱できるようにした。ロータリーポンプにより石英管内を真空排気した後に、Ar を 20sccm 導入し、コンダクタンス制御バルブにより 1000 Pa の圧力に調整し、石英基板を 1050 度に加熱する。その後、リボンヒーターを通電過熱し、銅アセチルアセトナートを 120 度で加熱することにより、銅アセチルアセトナートは 25 mg/h のレートで昇華し、合成領域に供給される。昇華した銅アセチルアセトナートは、1050 度の高温で、銅触媒蒸気、炭化水素原料に分解され、石英基板表面でグラファイトを形成する。合成時の水素導入量を変化させてグラファイトを成膜した。

金属蒸気触媒を用いた DC プラズマ CVD

図 1 に本研究で用いたグラフェン合成装置の概略図を示す。2 本の銅電極は接触することを防ぐために、プラズマを発生させる先端以外はセラミックスの碍子で被覆した。基板は電気炉の温度分布を考慮して熱電対から上流側約 90 mm に置くようにする。電極を挿入後、ロータリーポンプで炉管内を真空排気する。石英炉管内を 0.5 Pa 程度まで真空引きし、電極が短絡してないか確認し、電気炉を設定温度に昇温する。昇温後、200 sccm の Ar、0.2 sccm の CH₄ を導入し、コンダクタンス制御バルブにより 500 Pa の圧力に調整する。圧力が安定したら DC プラズマ電流が 10 mA になるように電圧を調整し合成を開始する。プラズマでイオン化した Ar イオンが銅電極をスパッタすることで、銅原子が放出され触媒蒸気となりグラフェンを合成する。本手法では、合成したグラフェンの結晶性、成膜速度及びシート抵抗の、プラズマ電極からの距離、合成温度、原料ガス流量比、真空排気装置、電極配置方向、スパッタガス種、プラズマ出力などの多数の因子に関する依存性を調査した。

触媒を用いない減圧熱 CVD

石英管状炉の中心に石英基板を配置し、石英炉管内をターボ分子ポンプを用いて 5×10^{-4} Pa まで排気する。その後、電気炉を 1000 度まで昇温したのちに Ar を 20 sccm 導入し、コンダクタンス制御バルブにより石英炉管内の圧力を 5000 Pa に調整する。メタンガス 1 sccm を導入し石英基板上にグラファイトを合成した。




図 1 : 金属蒸気触媒を用いた DC プラズマ CVD 装置の概略図

RF プラズマ CVD

石英管状炉の中心に石英基板を配置し、石英炉管内をターボ分子ポンプを用いて 5×10^{-4} Pa まで排気する。その後、電気炉を 350 ~ 1000 度まで昇温したのちに Ar を 20 sccm 導入し、コンダクタンス制御バルブにより石英炉管内の圧力を 10 Pa に調整する。メタンガス 1 sccm、水素ガス 0 ~ 10 sccm を導入し、電気炉ガス導入上流側に配置した RF コイルにより、メタンガスをプラズマ化し分解することで石英基板上にグラファイトを合成した。

(2) Cs 層間化合物の作製

グラファイトを成膜した石英基板を石英管状炉に配置する。石英管状炉の横にギ酸セシウムを充填したアルミナポートを配置し、ターボ分子ポンプを用いて 5×10^{-4} Pa まで排気する。その後、電気炉を 200 度まで昇温し、昇華したギ酸セシウムのセシウム原子のグラファイト層間への挿入を試みた。また、ギ酸セシウムを 1wt% 溶解させた水溶液を作製し、グラファイトを成膜した石英基板上に塗布し、同様に石英管状炉で真空加熱することで、グラファイト層間へのセシウム原子の挿入を試みた。

(3) 平面型電子放出デバイスの作製と評価

ベースとなる基板には熱酸化膜付 n-Si 基板 (酸化膜厚 300 nm) を用いた。電子放出部のサイズは 10 μ m 角または 100 μ m 角で、フォトリソグラフィと緩衝弗酸によるウェットエッチングによりパターニングした。その後、RCA 洗浄を行った後に、電子放出部に膜厚 10 nm の熱酸化膜層を酸素流量 2 L/min、加熱温度 900 度、成膜時間 21 min で作製した。上部の多層グラフェン電極 (1 nm) は減圧熱 CVD 法を用いて 900 度で基板全面に成膜した。成膜したグラフェンをフォトリソグラフィと酸素プラズマによりパターニングした。パターニングしたグラフェン上にコンタクト電極として Ni/Ti 電極をフォトリソグラフィ、電子ビーム蒸着、リフトオフプロセスにより作製した。電子放出特性の評価は真空度 10×10^{-6} Pa の計測チャンバーを用いて実施した。また、真空加熱処理は計測チャンバーの試料交換室内で、真空度 10^{-4} Pa、加熱温度 200 ~ 300 度で施した。

4. 研究成果

(1) 絶縁基板上へのグラファイト基板の作製プロセスの探索

金属錯体を用いた熱 CVD

図 2 (a) に成膜したグラファイトのラマンスペクトルの水素導入量依存性を示す。すべての合成条件において、グラファイトの結晶構造に起因する G ピークと 2D ピーク、およびグラファイトの欠陥に起因する D ピークが観察された。グラファイトの結晶性の指標となる G/D 比、2D/G 比、2D ピークの半値幅の水素導入量依存性を図 2(b) に示す。図 2(b) より、本手法では水素導入量 5 sccm で最も結晶性のよいグラファイトが成膜できることが分かった。




図 2: (a) ラマンスペクトルの合成温度依存性 (b) る G/D 比、2D/G 比、2D ピークの半値幅の水素導入量依存性

金属蒸気触媒を用いた DC プラズマ CVD

図 3(a)に成膜したグラファイトのラマンスペクトルの合成温度依存性を示す。すべての合成条件において、グラファイトの結晶構造に起因する G ピーク、およびグラファイトの欠陥に起因する D ピークが観察された。400 と 600 では G ピークと D ピークの分離が悪くアモルファスライクな結晶を示している。800 と 1000 のラマンスペクトルは D ピークが強く現れているが、D ピークと G ピークの分離が良くまた 2D ピークも現れ始めており、グラファイトが成膜できている可能性を示している。高温になるにつれて 2D ピークが現れたのは、プラズマ CVD でのグラフェン合成だけでなく、熱 CVD によるメタンの分解が始まったことが原因だと思われる。350 のラマンスペクトルは G ピークが出現しているが、合成したグラファイトは全て連続した膜となっておらず導通がとれなかった。図 3(b) (c)に原子ステップを作製したサファイア基板上に 350 で 2 時間合成したグラファイトの AFM 像を示す。連続したグラファイト膜の成膜はできていないが、厚さ 1.5 nm 程度、大きさ 10~20 nm 程度の微細なグラファイト核が形成されていることが分かった。




図 3 : (a) ラマンスペクトルの合成温度依存性。 (b)350 度で合成したグラファイトの AFM 像。 (c) AFM 像のラインプロファイル

触媒を用いない減圧熱 CVD

図 4(a)に合成温度 1050 度で成膜したグラファイトのラマンスペクトルを示す。グラファイトの結晶構造に起因する G ピーク、およびグラファイトの欠陥に起因する D ピークが観察された。G ピークと D ピークの分離もよく 2D ピーク強度も比較的高く、 の手法に比べて結晶性のよいグラファイトを石英基板上に成膜可能であることが分かった。また、グラファイトの成膜レートは 5.8 nm/h であった。

RF プラズマ CVD

図 4(b)合成温度 600 度で成膜したグラファイトのラマンスペクトルを示す。成膜時間は 18 分である。紫外可視分光スペクトルによりグラファイトの膜厚は約 20nm であった。グラファイトの結晶構造に起因する G ピーク、およびグラファイトの欠陥に起因する D ピークが観察された。プラズマによりメタンガスの分解を促進することで、600 度の低温で、1050 度の減圧熱 CVD と同等の結晶性のグラファイトが成膜可能であることが分かった。また成膜レート 66nm/h と減圧熱 CVD の 10 倍以上であった。




図 4 : (a)減圧熱 CVD で石英基板上に成膜したグラファイトのラマンスペクトル。 (b)RF プラズマ CVD で石英基板上に成膜したグラファイトのラマンスペクトル。

以上より、合成温度とグラファイトの結晶性、成膜時間から、層間化合物形成のベースとなる絶縁基板上のグラファイト形成手法は RF プラズマ CVD が最適であることが分かった。

(2) Cs 層間化合物の作製

研究の方法で記述した 2 通りの手法で、石英基板上に成膜したグラファイトに Cs 原子の層間挿入を試みたが、加熱処理後のグラファイトの電気伝導性や表面の仕事関数に有意な差は見られず、層間化合物を作製することはできなかった。本実験で用いた真空加熱炉は、石英管の両端が電気炉から露出しており、加熱により気化した Cs 化合物が石英管両端に析出する現象が見られた。このため、気化した Cs 化合物の大部分はグラファイト基板に暴露することなく、石英炉

管の低温部に拡散し析出したと考えられる。加熱により Cs 原子をグラファイト層間に挿入するためには、基板とアルカリ金属材料を封入したガラスアンプルを作製し、アンプル全体を均一に加熱することが必要であると考えられる。

(3) 平面型電子放出デバイスの作製と評価

層間化合物形成はできなかったが当初の予定通り、グラファイト電極を用いた平面型電子放出デバイスの作製と評価を実施した。図 5 に電子放出特性を示す。放出電流はゲート電圧約 8 V から検出された。また、放出電流密度最大約 100 mA/cm² で電子放出効率は最大 16% であった。グラファイト電極を用いることで、上部電極が金属の従来型の平面型電子源と比較して、放出電流密度・電子放出効率共に約 1 万倍向上することが出来、グラファイトを用いた新しいデバイスを実証することができた。




図 5 : グラファイト電極を用いた平面型電子放出デバイスの電子放出特性

5 . 主な発表論文等

[雑誌論文](計 8 件)

K. Murakami, J. Miyaji, R. Furuya, M. Adachi, M. Nagao, Y. Neo, Y. Takao, Y. Yamada, M. Sasaki, and H. Mimura, "High-performance planar-type electron source based on a graphene-oxide-semiconductor structure", *Appl. Phys. Lett.* **114**, 213501 (2019). 査読有, DOI:10.1063/1.5091585

K. Murakami, J. Miyaji, R. Furuya, M. Adachi, M. Nagao, Y. Nemoto, M. Takeguchi, Y. Neo, Y. Takao, Y. Yamada, M. Sasaki, and H. Mimura, "Graphene-oxide-semiconductor planar-type electron emission device and its applications", *Technical digest of 31st International Vacuum Nanoelectronics Conference, Kyoto*, pp36-37 (2018). 査読無し, DOI: 10.1109/IVNC.2018.8520076

R. Furuya, K. Murakami, N. Nagao, and Y. Takao, "Improvement of Electron Emission Efficiency of Graphene-Oxide-Semiconductor Planar-Type Electron Sources for Nanosatellite Neutralizers", *Technical digest of 31st International Vacuum Nanoelectronics Conference, Kyoto*, pp188-189 (2018). 査読無し, DOI: 10.1109/IVNC.2018.8519982

J. Miyaji, K. Murakami, M. Nagao, Y. Neo, H. Mimura, "Evaluation of electron emission properties of graphene-oxide-silicon planar type cold cathode for an electron microscope", *Technical digest of 31st International Vacuum Nanoelectronics Conference, Kyoto*, pp204-205 (2018). 査読無し, DOI: 10.1109/IVNC.2018.8520285

K. Murakami, S. Tanaka, T. Iijima, M. Nagao, Y. Nemoto, M. Takeguchi, Y. Yamada, and M. Sasaki, "Electron emission properties of graphene-oxide-semiconductor planar-type electron emission devices", *J. Vac. Sci. & Technol. B* **36**, 02C110 (2018). 査読有, DOI: 1116/1.5006866

K. Murakami, M. Nagao, T. Iijima, Y. Yamada, M. Sasaki, Y. Nemoto, M. Takeguchi, "Annealing effect on electron emission properties of graphene-oxide-semiconductor planar-type electron emission devices", *Technical digest of 30th International Vacuum Nanoelectronics Conference, Regensburg*, pp.114-115 (2017). 査読無し, DOI: 10.1109/IVNC.2017.8051568

村上勝久、古家遼、飯島拓也、長尾昌善、根本善弘、竹口雅樹、鷹尾祥典、山田洋一、佐々木正洋, 「グラフェンを用いた低真空・低電圧で動作可能な高効率平面型電子放出デバイス」, *信学技報*, **117**, pp1-4, (2017) 査読無し <https://ci.nii.ac.jp/naid/40021373385>

村上勝久、田中駿丞、長尾昌善、根本善弘、竹口雅樹、藤田淳一, 「グラフェンをゲート電極に用いた平面型電子放出素子」, **116**, pp317-40 (2016). 査読無し,

<https://ci.nii.ac.jp/naid/40020991817>

〔学会発表〕(計 23 件)

K. Murakami, "Graphene-oxide-semiconductor planar-type electron emission device and its applications", 31st International Vacuum Nanoelectronics Conference, 2018. (招待講演)

K. Murakami, "Annealing effect on electron emission properties of graphene-oxide-semiconductor planar-type electron emission devices", 0th International Vacuum Nanoelectronics Conference, (2017).

村上勝久, 「低真空・低電圧で動作するグラフェンを用いた高効率平面型電子源」, 第65回応用物理学会春季学術講演会, 2017. (招待講演)

K. Murakami, "Electron emission properties of graphene-oxide-semiconductor planar-type electron emission devices", 29th International Vacuum Nanoelectronics Conference, (2016).

〔図書〕(計 0 件)

〔産業財産権〕

出願状況(計 1 件)

名称: グラフェンの成膜方法及びその装置

発明者: 村上勝久、長尾昌善

権利者: 産業技術総合研究所

種類: 特許

番号: 特許願 2017 -197923

出願年: 2017

国内外の別: 国内

取得状況(計 0 件)

〔その他〕

ホームページ等

6. 研究組織

(1)研究分担者

なし

(2)研究協力者

なし

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等については、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。