## 様式 C-19

# 科学研究費補助金研究成果報告書

平成21年5月25日現在

研究種目:基盤研究(A)
· · · · · · · · · · · · · · · · · · ·
課題番号:18206032
研究課題名(和文)イオン注入および埋め込み再成長を利用した SiC 超接合パワーMOSFETの研究
研究課題名(英文)Study on SiC Super-Junction Power MOSFETs Utilizing Ion Implantation and Embedded Epitaxial Growth
研究代表者 木本 恒暢 (Tsunenobu Kimoto) 京都大学・大学院工学研究科・教授 研究者番号:80225078

研究成果の概要:

次世代の高性能パワーデバイスとして期待される SiC パワーMOSFET の特性を極限まで向 上させるため、多層 pn 接合の多次元空乏化を利用する超接合構造に着目した。イオン注入や 埋め込み成長により形成した pn 接合特性の解析、MOS 界面特性の向上、高精度デバイスシミ ュレーションによる構造設計や微細加工技術を集約して、耐圧 1580 V、オン抵抗 40 mΩcm<sup>2</sup> という優れた性能を達成した。この特性は Si デバイスの理論限界より 20 倍優れている。

交付額

(金額単位:円)

-8			(亚银平匹,1)
	直接経費	間接経費	合計
2006 年度	16, 400, 000	4, 920, 000	21, 320, 000
2007 年度	11, 700, 000	3, 510, 000	15, 210, 000
2008 年度	9, 000, 000	2, 700, 000	11, 700, 000
総計	37, 100, 000	11, 130, 000	48, 230, 000

研究分野:工学

科研費の分科・細目:電気電子工学/電子・電気材料工学 キーワード:シリコンカーバイド、パワーデバイス、超接合、MOSFET、イオン注入

#### 1. 研究開始当初の背景

現在、電力変換(DC→AC、AC→DC など) 機器に使われる大電流・高耐圧のパワー半導 体デバイスは Si で作製されているが、そのデ バイス性能は Si の物性で決まる性能限界に 近づいており、飛躍的な発展は困難である。 本研究で取り扱うワイドギャップ半導体シ リコンカーバイド(SiC)は、Si に比べて絶縁 破壊電界強度が約 10 倍、禁制帯幅と熱伝導 率が約 3 倍という優れた物性値を持ち、しか も広範囲の伝導性制御(n型、p型とも)が容易 で、Si と同様に熱酸化によって酸化膜(SiO<sub>2</sub>) を形成できるので、これをパワーMOSFET に適用すれば、オン抵抗(熱損失)を Si パワー MOSFET の 1/10 以下に低減できる。

 研究の目的 SiC パワーデバイスの特性を極限まで向上 するためには、多層 pn 接合の多次元空乏化 を利用する超接合構造が有望であると考え る。そこで本研究では、(1)イオン注入や埋め 込み再成長を駆使することにより、pn 接合が 2 次元あるいは 3 次元的に空乏化する超接合 (多層 pn 接合)を SiC で作製すること、(2)SiC MOS 界面の欠陥を低減し、高性能 MOSFET 作製に十分なチャネル移動度を得ること、お よび(3)これらの成果を集約して超接合を有 する高性能 SiC パワーMOSFET を実現する ことの三つを目的とする。SiC 超接合の多次 元空乏化を利用すれば、オン時の直列抵抗が 極めて低いパワーデバイスを実現すること ができる。

3. 研究の方法

SiC 超接合デバイスを実現するための基盤 技術として、(1)高エネルギーイオン注入によ る深い pn 接合の形成、および(2)トレンチ溝 の埋め込み成長による pn 接合の形成に取り 組み、両者の方法により作製した pn 接合特 性を評価することにより、手法の優劣を論じ る。また、SiC 超接合 MOSFET の性能向上 のもう一つの鍵である MOS チャネル移動度 の向上にも取り組み、その界面物性を学術的 に明らかにする。さらに、超接合構造の作製、 MOS 界面制御、微細加工技術などを集約し て、Si 限界を大幅に突破する高性能 SiC 超接 合 MOSFET を実現する。

#### 4. 研究成果

(1) SiC への高エネルギーイオン注入

まず、SiC に縦方向超接合を形成するため の基盤技術として、高エネルギーイオン注入 による深い pn 接合の作製に取り組んだ。本 研究で用いた試料は、CVD 法によって 4H 型 SiC(0001) 面オフ基板上に成長した窒素(N) ドープされたn型SiCエピタキシャル成長結 晶である。SiC 成長層のドナー密度は 1x10<sup>15</sup>cm<sup>-3</sup>、膜厚は 18µm である。Al および Bのイオン注入は室温で行った。注入分布の 設計は、TRIM(Transport of Ions in Matter) プログラムを用いて行った。深さ約 3µm の 矩形分布形成に用いた注入エネルギーは、Al イオン注入の場合 50keV~6.2MeV の 13 段 階、B イオン注入の場合 30keV~3.36MeV の 21 段階である。トータルドーズ量は 3.0x10<sup>14</sup>cm<sup>-2</sup> で、注入層中の平均原子密度は 1x10<sup>18</sup>cm<sup>-3</sup>である。イオン注入後のアニール は1気圧のAr雰囲気中、1500~1800℃の温 度で30分間行った。

Al、Bイオン注入後、および 1800℃でア ニールを施した後の注入分布を SIMS 測定に よって調べたところ、注入直後の分布は TRIM シミュレーションと良く一致しており、 設計通りの矩形分布が形成できることが確 認された。Al 原子は 1800℃の高温アニール を施しても分布がほとんど変わらないのに 対して、B原子はアニールにより、試料の内 方向への拡散(in-diffusion)と表面方向への 拡散(out-diffusion)が見られた。

高エネルギーイオン注入層に対して、電気 的活性化率のアニール温度依存性を調べた ところ、Al イオン注入の場合、1500℃アニ ールでは活性化率が 0.1%以下であるが、ア ニール温度の上昇と共に増大し、1800℃アニ ールにより活性化率が 95%にまで向上した。 Bイオン注入の場合も同様に、1500℃アニー ルでは活性化率が 2.7%であったのが、 1800℃のアニールを施すことにより 91%ま で改善した。

高エネルギーイオン注入により形成され た深い pn 接合は、縦方向超接合構造の基本 構造となる。この場合、pn 接合の逆バイアス 特性が重要となるので、高エネルギー注入に より SiC pn 接合ダイオードを作製して主に 逆方向特性を調べた。上述の条件でイオン注 入および活性化アニールを行った後、RIE に よりメサ形に加工し、熱酸化による表面保護 膜、およびオーム性電極を形成した。オーム 性電極として p 型層には Ti/Al、n 型基板に は Ni を用いた。オーム性電極形成のための 熱処理は 800℃で 10 分間行った。1800℃で アニールしたダイオードの代表的な電流-電圧特性を図1に示す。Alイオン注入ダイオ ードで 2860V、B イオン注入ダイオードで 3080Vの高耐圧が得られた。今回作製したダ イオードは、n 型層のドーピング密度と膜厚 で決まる理想的な耐圧(約 3000V)を示した。 また、アバランシェ電流を 2A/cm<sup>2</sup> 程度まで 増大させてもデバイス破壊に至らない安定 したアバランシェ特性を得ることができた。 アニール温度の上昇と共にダイオードの耐 圧は上昇し、逆方向リーク電流は低減された。 1800℃でアニールすることによって、Al 注 入、B注入ダイオードとも、-500V印加時に 2~4x10<sup>-8</sup>A/cm<sup>2</sup> という低いリーク電流が得ら れた。このように、イオン注入により形成し た深い pn 接合は高温アニールを施すことで 優れた特性を示すことが明らかになった。



図1 高エネルギーAl、Bイオン注入により 作製した SiC pn 接合ダイオードの電流 一電圧特性

(2) SiC トレンチの埋め込み成長

SiC に縦方向超接合を形成するもう一つの 基盤技術として、トレンチ溝への埋め込み成 長による pn 接合の形成を試みた。N ドープ n 型 4H-SiC 基板にドライエッチングにより 深さ約 3µm、幅約 2µmのトレンチを形成し、 この基板上に CVD 成長による Al ドープ p型 層の埋め込み成長を行った。成長速度、成長 時の原料ガスの C/Si 比、ドーピング密度など を変化させて実験を行ったところ、低い C/Si 比で成長を行うほど、トレンチ側壁からの成 長が促進され、良好な埋め込み成長が起こる ことを見出した。図2に 1550℃、4 時間、 C/Si 比=1.0 の成長により埋め込み成長を行 った試料の断面 SEM 像を示す。トレンチが 空隙を生じることなく完全に埋め込まれて いることが分かる。

次に、この埋め込み成長により形成した pn 接合部を RIE により電気的に分離し、埋め込 み pn 接合ダイオードの特性を評価した。ダ イオードの容量―電圧特性を測定したとこ ろ、拡散電位が 2.7V と求まるなど基本的な 理論に従う良好な特性が得られた。一方、電 流ー電圧特性には興味深い結晶方位依存性 が観測された。長さ 200µm、幅 2µm、深さ 3µm のトレンチを様々な結晶方位に合わせ て形成して実験したところ、トレンチ側壁が (1120)面と一致する場合に pn 接合ダイオー ドのリーク電流が最も小さくなり、トレンチ 側壁が(1100)面と一致する場合に pn 接合ダ イオードのリーク電流が最も大きくなるこ とが判明した。これは、SiC エピタキシャル 成長層の結晶性やドーピング密度が成長す る結晶面に強く依存するという研究者らの 観測結果と合致する。いずれにせよ、埋め込 み成長時には、トレンチ側壁を(1120)面とす ることが有効である。上述のイオン注入法と 比較すると、イオン注入の方が超接合構造を 作製する上でドーピング密度の制御性や再 現性に優れることが分かった。



図2 完全な埋め込み成長を行った SiCトレンチ部の断面 SEM 像

(3) 数値計算による SiC 超接合構造の設計 二次元デバイスシミュレーションによっ て、SiC 超接合構造の設計を行った。プロセ ス技術や微細加工などを考慮して現実的に 作製できる構造を仮定した場合、SiC 超接合 デバイスは、同耐圧の SiC ユニポーラ限界よ り一桁程度オン抵抗を低減できることが判 明した。端部での電荷バランスが特に重要で あること、および各領域の電荷バランスが理 想値からずれた場合に耐圧に及ぼす影響に ついて定量的に明らかにした。また、オン抵 抗の低減を目指す上で、ゼロバイアス時にお ける pn 接合界面の空乏層の影響を考慮する 必要があることが分かった。

(4) 界面酸窒化によるチャネル移動度の向上

SiC 超接合 MOSFET のオン抵抗は、耐圧 維持領域の抵抗だけでなく、MOS チャネル 抵抗や電極の接触抵抗など複数の要素から 構成される。高性能 SiC 超接合 MOSFET を 実現するためには、超接合構造の採用により 耐圧維持領域の抵抗を低減するだけでなく、 特に MOS チャネル抵抗の低減が重要となる。 SiC MOSFET では、長年、MOS 界面に存在 する高密度の界面準位に起因する低いチャ ネル移動度( $5 \sim 8 \text{cm}^2/\text{Vs}$ )が問題となっていた。 本研究では、従来の O<sub>2</sub> 酸化ではなく、高温 での N<sub>2</sub>O 酸化によって界面特性の向上を目 指した。

CVD により形成した n 型 SiC エピ成長層 を用いて MOS キャパシタ、p 型 SiC エピ成 長層を用いて n チャネル MOSFET を作製し た。成長層のドーピング密度は 0.7~1x10<sup>16</sup> cm<sup>-3</sup>である。ソース、ドレインはリン(P)のイ オン注入により形成し(ドーズ量 4x10<sup>15</sup>cm<sup>-2</sup>、 300℃注入)、1600℃で 30 分のアニールを行 った。N<sub>2</sub>O 10%、N<sub>2</sub> 90%、温度 1300℃の条 件でゲート酸化膜(厚さ 60~70nm)を形成後、 パターニングを経て電極(Al)を形成した。 MOSFET のチャネル長は 50~100 $\mu$ m、チャ ネル幅は 200 $\mu$ m である。



図3 様々な結晶面に作製した SiC MOS FET のチャネル移動度のゲート電圧 依存性

図3にチャネル移動度のゲート電圧依存 性を示す。N<sub>2</sub>O による高温酸化を行うと、 4H-SiC MOSFET で顕著な効果が確認され、 (0001)Si 面で 21cm<sup>2</sup>/Vs、(0001)C 面で 42cm<sup>2</sup>/Vs、(11 $\overline{2}$ 0)面で 78cm<sup>2</sup>/Vs という高い 値を得た。MOS キャパシタを用いた評価で も、伝導帯端近傍の界面準位が大幅に減少す ることを確認した。界面の構造分析を行った ところ、N<sub>2</sub>O 酸化では通常の O<sub>2</sub>酸化に比べ て、SiO<sub>2</sub>/SiC 界面に存在する C 過剰遷移層 の厚さが減少していることが分かった。特に SiC(0001)C 面および(11 $\overline{2}$ 0)面では比較的急 峻な界面が得られており、これが低い界面準 位密度、高いチャネル移動度に繋がったもの と考えられる。

(5) 高耐圧・低オン抵抗の SiC 超接合 MOSFET の作製

SiCにおいて超接合(多層 pn 接合)構造の効 果を実証するために、横型 MOSFET におい て pn 接合の二次元空乏化を利用する RESURF(REduced SURface Field)構造に 着目した。この構造では、オフ時(ゼロ・ゲー トバイアス時)にドレイン電圧を上昇させる と、RESURF 領域(n 型領域)において、ソー ス側の端部からドレイン側に向かう方向(x 方向)と、RESURF 下の p 型領域から表面側 に向かう方向(y 方向)の両方から空乏化が進 行し、比較的低いドレイン電圧で RESURF 領域が完全に空乏化され、高い電圧を阻止す る。本研究では、超接合(多層 pn 接合)構造と して、RESURF 領域の表面に p 型層を設け たダブル RESURF MOSFET を新たに作製 した。図4にダブル RESURF MOSFET の 断面構造の模式図を示す。



### 図4 本研究で作製した SiC 超接合(ダブル RESURF)MOSFET の模式図

ダブル RESURF 構造では、RESURF 領域 (n型)/p型成長層界面だけでなく、表面 p型 層/RESURF 領域界面からも空乏化が進むた め、RESURF 領域のドーピング密度を上げ ることが可能であり、オン抵抗の低減に有効 と考えられる。なお、SiC パワーデバイスも 将来的には、駆動回路や制御回路との一体化 が進められ、高機能パワー集積回路(IC)のニ ーズが高まると予測される。特に、SiC の特 徴を活かした高耐圧、低損失のパワーシステ ム・オンチップの実現が期待されており、本 研究で作製した横型 MOSFET は、上記の目 的に適している。

本研究で最初に設計・作製した 4H-SiC ダ ブル RESURF MOSFET は、長さ20 µm、 深さ 0.6 µm の RESURF 領域と深さ 0.1 µm の表面p型層を有している。ゲート酸化膜厚 は75nm、典型的なチャネル長は2µm、基板 となる p 型成長層の厚さは 10µm、アクセプ 夕密度は約 7x10<sup>15</sup>cm<sup>-3</sup>である。 まず、 この構 造において二次元デバイスシミュレーショ ンにより構造の最適化を行った。様々なデバ イス構造でシミュレーションを行った結果、 MOSFET の耐圧は RESURF ドーズだけで 決まるのではなく、表面 p ドーズを差し引い た実効 RESURF ドーズ ( $D_{\text{RES}} - D_{\text{TP}}$ ) によ り支配されることが判明した。このことは、 実効 RESURF ドーズ (*D*<sub>RES</sub> – *D*<sub>TP</sub>) を一定 にしながら RESURF ドーズ(DRES)と表面 p ドーズ(DTP)をそれぞれ増大させることによ り、耐圧の低下をもたらすことなく RESURF 抵抗を低減できることを意味している。シン グル RESURF からダブル RESURF 構造に することによって、耐圧の最大値が若干向上 することも判明した。この原因を解析したと ころ、ダブル RESURF 構造では、ゲート電 極端の酸化膜直下に pn 接合が形成されるた めに、この酸化膜中の電界が緩和され、酸化 膜での絶縁破壊を抑制していることが分か った。したがって、ダブル RESURF 構造は オン抵抗の低減だけでなく、耐圧の向上にも 有効である。

次に、実際に p 型 4H-SiC{0001}エピ成長 層を基板としてダブル RESURF MOSFET を作製した。RESURF 領域は N+の室温イオ ン注入、表面p型層はAl+の室温イオン注入、 ソース・ドレイン領域は P+の高温(300℃)イ オン注入によって形成した。活性化アニール は Ar 雰囲気中 1700℃で 20 分間行った。ゲ ート酸化膜は 1300℃の N<sub>2</sub>O 酸化により形成 した。図5に4H-SiC (0001)C面上に作製し た2 ゾーンダブル RESURF MOSFET の出 力特性を示す。ドリフト長が 20µm のデバイ スではゼロゲートバイアスで耐圧 1580V、酸 化膜電界が 3MV/cm のときのオン抵抗 40 mΩcm<sup>2</sup>という優れた特性を示した。しきい 値電圧は2.8 Vのノーマリオフ特性である。 ドリフト長が 10um のデバイスでは耐圧 1000V、オン抵抗 30mΩcm<sup>2</sup>の特性が得られ た(図示していない)。本研究で作製した MOSFET では、VB2/RON で表される性能指数

として 62MW/cm<sup>2</sup> という値が得られた。これ はこれまでに報告のある横型 MOSFET とし て最高の特性である。また、多層 pn 接合構 造では各々の領域のドーピング密度を高く 設定できるため、温度上昇時のキャリヤ密度 の増大率が大きく、かつ移動度の低下率が小 さい。この結果、多層 pn 接合構造では従来 構造に比べて高温での特性劣化を大幅に抑 制できることを明らかにした。



- 図 5 4H-SiC(0001)C面上に作製した2ゾー ンダブル RESURF MOSFET の出力 特性
- 5. 主な発表論文等

〔雑誌論文〕(計40件)

- M. Noborio, J. Suda, and T. Kimoto, "Improved performance of 4H-SiC double reduced Surface field metal-oxidesemiconductor field-effect transistors by increasing RESURF doses" Appl. Phys. Express. 1, 101403 1-3(2008). 有
- [2] D. Nakamura, S. Yamaguchi, Y. Hirose, T. Tani, K. Takatori, K. Kajiwara, and <u>T. Kimoto</u>, "Direct determination of burgers vector sense and magnitude of elementary dislocations by synchrotron white x-ray topography ", J. Appl. Phys. **103**, 013510 1-7(2008). 有
- [3] K. Senga, <u>T. Kimoto</u>, and <u>J. Suda</u> "Hydrogen implantation and annealing-induced exfoliation process in SiC wafers with various crystal orientations", Jpn. J. Appl. Phys. **47**, 5352-5354(2008). 有
- [4] <u>T. Kimoto</u>, K. Danno, and <u>J. Suda</u>, "Lifetime-killing defects in 4H-SiC epilayers and lifetime control by low-energy electron irradiation", Phys. Stat. Sol. (b) **245**, 1327-1336(2008). 有
- [5] M. Noborio, J. Suda, and T. Kimoto, "4H-SiC MIS Capacitors and MISFETs with deposited SiN<sub>x</sub>/SiO<sub>2</sub> stack-gate structures", IEEE Transaction on electron Devices. 55, 2054-2060(2008). 有
- [6] T. Hiyoshi, T. Hori, J. Suda, and T. Kimoto,

"Simulation and experimental study on the junction termination structure for high-voltage 4H-SiC PiN diodes", IEEE Transaction on electron Devices. **55**, 1841-1846(2008). 有

- [7] K. Danno, D. Nakamura and <u>T. Kimoto</u>, "Investigation of carrier lifetime in 4H-SiC epilayers and lifetime control by electron irradiation" Appl. Phys. Lett. **90**, 202109 1-3(2007). 有
- [8] K. Danno and <u>T. Kimoto</u>, "Deep level transient spectroscopy on as-grown and electron-irradiated p-type 4H-SiC epilayers", J. Appl. Phys. **101**, 103704 1-5(2007). 有
- [9] G Alfieri and <u>T. Kimoto</u>, "Deep level transient spectroscopy study of defects in hydrogen implanted p-type 4H-SiC", J. Appl. Phys. **101**, 103716 1-4(2007). 有
- [10] D. Nakamura, S. Yamaguchi, I. Gunjishima, Y. Hirose and <u>T. Kimoto</u>, "Topographic study of dislocation structure in hexagonal SiC single crystals with low dislocation density", J. Crystal Growth. **304**, 57-63(2007). 有 他 30 件

〔学会発表〕(計 38 件)

- M. Noborio, J. Suda, and T. Kimoto, "4H-SiC double RESURF MOSFETs with a record performance by increasing RESURF dose" 20th Int. Symposium on Power Semiconductor Devices & IC's, 263-266 May 21, 2008, Orlando.
- [2] G Feng, J. Suda, and T. Kimoto, "Spatial profilling of planar defects in 4H-SiC epilayers using micro-photoluminescence mapping", Europ. Conf. on Silicon Carbide and Related Materials 2008, Mo-IP-2, September 8, 2008, Barcelona.
- [3]G. Alfieri, and <u>T. Kimoto</u>, "Capacitance spectroscopy study of midgap levels in n-type SiC polytypes", Europ. Conf. on Silicon Carbide and Related Materials 2008, Mo-P-5, September 8, 2008, Barcelona.
- [4] K. Kawahara, G Alfieri, and <u>T. Kimoto</u>, "Deep levels generated by ion-implantation in n- and p-type 4H-SiC", Europ. Conf. on Silicon Carbide and Related Materials 2008, Mo-3-2, September 8, 2008, Barcelona.
- [5] M. Grieb, M. Noborio, D. Peters, A. J. Bauer, P. Friedrichs, <u>T. Kimoto</u>, and H. Ryssel, "Electrical characterization of MOS structure with deposited oxides Annealed in N<sub>2</sub>O or NO", Europ. Conf. on Silicon Carbide and Related Materials 2008, We1-2, September 10, 2008, Barcelona.
- [6] M. Horita, M. Noborio, <u>T. Kimoto</u>, and <u>J. Suda</u>, "First demonstration of SiC MISFETs with 4H-AIN gate dielectric

heteroepitaxially-grown on 4H-SiC (1120)", Europ. Conf. on Silicon Carbide and Related Materials 2008, WeP-23, September 10, 2008, Barcelona.

- [7] T. Hiyoshi, T. Hori, J. Suda and T. Kimoto, "Bevel mesa combined with implanted junction termination structure for 10 kV SiC PiN diodes", Int. Conf. on Silicon Carbide and Related Materials 2007, Tu-3B-3, October 16, 2007, Otsu.
- [8] A. Koizumi, J. Suda and T. Kimoto, "Temperature Dependence of Electrical Properties in Al-doped 4H-SiC Epitaxial Layers Investigated by Hall-Effect Measurements", Int. Conf. on Silicon Carbide and Related Materials 2007, We-P-9, October 17, 2007, Otsu.
- [9] G. Alfieri and <u>T. Kimoto</u>, "Search for hydrogen related defects in p-type 6H and 4H-SiC", Int. Conf. on Silicon Carbide and Related Materials 2007 Otsu, October 17, 2007, We-P-3, Otsu.
- [10] M. Noborio, <u>J. Suda</u> and <u>T. Kimoto</u>, "Enhanced Channel Mobility in 4H-SiC MISFETs by Utilizing Deposited SiN/SiO<sub>2</sub> Stack Gate Structures", Int. Conf. on Silicon Carbide and Related Materials 2007, We-3A-1, October 17, 2007, Otsu.

他 28 件

〔図書〕(計3件)

- [1]A. Suzuki, H. Okumura, <u>T. Kimoto</u>, T. Funaki, K. Fukuda, and S. Nishizawa, Trans Tech Publications "Silicon Carbide and Related Materials 2007", 2009, pp.3-1361.
- [2]K. Takahashi, A. Yoshikawa, A. Sandhu, <u>T.</u> <u>Kimoto</u>, 他, Springer "Wide Bandgap Semiconductors", 2007, pp.362-370.
- [3]高橋清、長谷川文夫、吉川明彦、<u>木本恒暢</u>他、森北出版株式会社 "ワイドギャップ半導体 光・電子デバイス"2006, pp.334-342.

[その他]

ホームページ等

http://semicon.kuee.kyoto-u.ac.jp/

6.研究組織
(1)研究代表者
木本 恒暢(Tsunenobu Kimoto)
京都大学工学研究科・教授
研究者番号: 80225078

(2)研究分担者
須田 淳 (Jun Suda)
京都大学工学研究科・准教授
研究者番号:00293887

(3)連携研究者 なし