研究成果報告書 科学研究費助成事業



今和 3 年 5 月 3 1 日現在

機関番号: 37112

研究種目: 基盤研究(C)(一般)

研究期間: 2018~2020

課題番号: 18K11230

研究課題名(和文)どこでもAIに向けた省電力SRAMセルアレイ多bit重みベクトル機械学習識別器

研究課題名(英文)Low power multi-bit weight vector operated SRAM cell array machine learning classifier for an era of Al anywhere

研究代表者

山内 寬行 (Yamauchi, Hiroyuki)

福岡工業大学・情報工学部・教授

研究者番号:70425239

交付決定額(研究期間全体):(直接経費) 3.500.000円

研究成果の概要(和文):重みベクトルWrite用と内積和Read用のポートを分離し、7T-SRAMのRead用1-トランジスタの並列数・パルス幅の値で多bitの各電流値を調整し、ビット線短絡で加算した。この技術により「特徴ベクトル×多bit重みベクトルの内積和を、記憶データの破壊を回避しながら短絡ビット線電流に反映しワード線降圧を不要とし低電圧が可能」となった。量子化アルゴリズムは「特徴ベクトル行ごとに量子化することで、各ワード単位で正規化が可能になり、各bitが偏って1/0に丸められる確率を減らし、多bitの本来の精度を維持できる」ことが確認できた。結果、集団学習」を不要にし、大量のセルアレイを削減できた。

研究成果の学術的意義や社会的意義 本研究は「特徴ベクトル×1-bit重みベクトルの内積計算をSRAMセルアレイの読み出し動作で可能にする機械学 本研究は「特徴ペクトル×1-bit 重みペクトルの内積計算をSRAMセルアレイの読み出し動作で可能にする機械学習識別器に関するもので提案技術により「特徴ベクトル×3bit 重みベクトルの内積和を短絡ビット線電流に反映できる。量子化アルゴリズムは「特徴ベクトル行ごとに量子化することで1/0に丸められる確率を減らし、多bitの本来の精度を維持できる」結果、コストを犠牲にしても必要だった「精度補償用の集団学習」を不要にし、大量のセルアレイを削減できる。これにより、本研究の目指す「どこでもAIに向けて必須の、省電力化機械学習識別器」に必要な、精度とコスト(消費電力、面積)のトレードオフの関係が改善される。

研究成果の概要(英文): This research demonstrated that decoupling read-port from write-port is the key to a better stability for the machine learning operation because the product operations between the input vectors and weight value can be isolated form the storage nodes of the SRAM cells. Both (1) the number of multiple parallel connected transistors for the read-port and (2) the pulse width applied to the transistors can be used for the adjustment of amount of the product value without any stability issues. Because BL can be shorten without any stability issues. This removes the requirement for the suppressing WL voltage level, thus lower voltage operation is enabled. New algorithm for binary quantization reduced the instability of the weight learning curve thanks to regularizing the weight variation range.

The weights are regularized within the same WL unit. This reduced the accuracy degradation due to binary quantization error. This eliminated the requirements for the expensive ensemble learning.

研究分野:計算機システム

キーワード: 省電力機械学習 SRAM内機械学習 メモリ内機械学習 量子化機械学習 1 ビット機械学習

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属します。

1.研究開始当初の背景

特徴ベクトル×重みベクトルの演算装置と外部データメモリの距離は遠く、頻繁なアクセスによる消費電力は大きい。逆に一連の処理がメモリアレイ内で完結できれば、桁違いの省電力化ができる。2015 年以降、「どこでも AI に向けて」メモリアレイ内機械学習の関連研究が活発化している。交差抵抗値などを重みに利用する研究もあるが抵抗バラツキなど課題も多く注目度は低かった。一方で、2016 年には標準の SRAM セルアレイ内で実現した手書き数字識別器が発表され[Zhang, N.Verma et al, IEEE Symposium on VLSI Circuit 2016]、大きな反響を呼んだ。しかし、以下の学術的課題が明らかになった。

- (1)通常は、ワード線・ビット線を 1 本だけ選択した時の Read/Write 動作マージンを確保する構成になっており、全ワード線を一括 On するとセル内のデータが破壊される。ましてや異なる列のビット線を短絡できない)。低電圧化、微細化で増大する時空間バラツキへの脆弱性の課題も大きい。
- (2)前記破壊を回避するために Zhang の論文ではワード線電位 Vi を電源電圧 VDD の 1/3 の 0.4V 以下で降圧している。
- (3)1bit に丸められた重み誤差で精度が悪く、補償のために 18 列の Sign(+/-)結果にアレイ外部で重み(CN)を掛けて合算する集団学習が必要になる。1 個の識別に平均 18 列として 10 種の数字識別器には合計 (10*(10-1)/2)*18=810 個の列が必要になり消費電力の点で犠牲が大きい。

上記問題を解決しなければ、「低電圧化と時空間バラツキ」の宿命的課題を背負っての SRAM セルアレイ機械学習識別器の発展はなく、「どこでも AI に向けた AI × IoT センサーシステム」 は実現不可能である。その解決技術を研究する学術的、社会的意味は大きいと言える。

2.研究の目的

本研究の独創的な点は「R/W ポートを分離し、データ破壊を回避しつつ、重み相当の電流能力を持つ R ビット線群を短絡させ、全ワード線を On にするだけで、多 bit 重みベクトルとの内積和を短絡ビット線電流に反映できる点」と「1-bit 量子化時に偏って 0/1 に丸められなくする独自のアルゴリズム」である。結果、精度補償用の大量の集団学習列アレイを不要にし、省電力化ができる点である。

本研究の目的は、SRAM セルアレイ機械学習識別器の電圧スケーリングの延命のために、機械学習特有アクセスが本質的に及ぼす課題を明確にし、上記した独創的な観点から課題を解決する手段を提案し実証することである。

3.研究の方法

【量子化誤差を削減するアルゴリズム】

学習モデルの精度は、重みwをセルの1bitに量子化する時の丸め誤差で決まる。本研究の目的の1つはw情報が偏って0/1に丸められないようにする事である。申請者が考案した「特徴ベクトルの行ごとに量子化する手法」が最も"0"に偏って丸められるのを回避し"1"が残っている。今後、この案に限定せず、何の量子化アルゴリズム、が同じ電力条件下で量子化誤差を最も低減できるのかを明らかにしていく。

【電力・面積効率を意識した多bit 重み実現アーキテクチャー】

重みの多 bit 化を可能にした重要な発想は「R/W ポートの分離」である。個々のセルへの Write は、個々のビット線間分離が必然な一方で、Read 専用ビット線は列間で短絡できるので、例えば 3bit (22+21+20)化は、3 本のビット線の短絡だけで実現できる。各じ Vkiの重みは、V1 セルの並列数で可変にできる。V2 がは V3 が V4 個分の面積で実現できる。列ごとに V4 の変換して列間でデジタル加算する従来方式と比較して省面積・省電力にできる。各桁の重みは V5 の電源電位 V7 で独立に重みを設計可能である。

【アナログレベルの電流合成の回路設計とモンテカルロシミュレーション、識別マージンの影響解析】

0.4V に降圧したワード線のレベル以下で特徴ベクタ- v の量子化を行った場合の「時空間 Vt バラツキが識別マージンに及ぼす影響」を明らかにするために、時空間上ランダムに変動するビット線合成電流をモンテカルロシミュレーションで解析する。識別モデル間の電流分布のすそ野の距離「統計的なマージンに相当」を指標として、最長化可能なアルゴリズム・アーキテクチャーを見極める。

4.研究成果

初年度では、上記課題を以下の方法で解決する技術を開発した。(1)メモリセルを6 Tセルではなく入出力分離が可能な8 Tセルに変更することで、出力であるビット線をお互いに短絡でき、2 ビットの場合には6 Tセルよりもむしろ小さくなることを発見した。

(2)又、各セルのビット線はセルの記憶状態の安定性に影響を与えないので短絡可能である、時間軸に多ビット化する事が可能でワード線の電圧レベルの変調を回避できる。(3)重みの正負符号を8Tセルの85%以上の面積を占有する6Tセルに相当する部分に記憶する。ベクトルの長さに相当する部分を残り15%しか占有しない2Tセルで表現する。15%のうち半分がトランジスタのチャンネル幅とすると、実質7%の部分がNビット倍されるだけで実現できる。例え8ビットにしても全体は49%の増加に抑制できる。6Tセルに比較して、20%以下の面積で実現できる。(4)単純にサイン符号器で(+1,-1)で2値かせずに、他が提案しているスケーリング、バッチノーマリゼーションの技術以外に、特徴ベクトル方向毎のスケーリングを提案し、従来のスケーリングで課題だった小さな値が丸められる問題を解決できた。

2年目では、初年度の結果と本研究の目的を踏まえ、以下の方法で解決する技術を開発した。(1)メモリセルを入出力分離が可能な8Tセルに変更することで、出力であるビット線をお互いに短絡でき、2~5ビットの場合の6Tセル比での面積削減量を定量化した。(2)入力やアクティベーション情報の表現値として、電圧方向にアナログ的に多ビットするのでなく時間軸方向に多ビット化する事の有効性を検証した。(3)ビットシフトと時分割処理の組み合わせで多ビット情報を扱うことの有効性の検証を開始し、同一コラムやロウ方向毎の処理制限を開放する可能性を見極めている(4)アンサンブル学習による面積、電力オーバーヘッドの問題を解決するためのパラメータ値の表現ビット量子化技術の研究として、空間的領域制限、絶対値分布値の領域制限を、同一コラムやロウ方向毎ではなく、ランダムな空間での制限方式の有効性を検証開始した。

最終年度のまとめとしては、「特徴ベクトル×1-bit 重みベクトルの内積和を、ビット線電流 に反映できる」SRAM セルアレイの読み出し動作をそのまま用いた機械学習識別器に関する研究 を実施した。主に取り組んだ研究課題として、「1-bit 重みが1-bit(0/1)に丸められることによ る不安定な学習と得られる精度の課題」と、「全ワード線を On する時のメモリセルに記憶された 重みのデータ破壊の心配があり、ワード線を極度に降圧する必要があるため、低電圧化の課題が ある」点に注目し、本研究では、重みベクトル Write 用と内積和 Read 用のポートを分離し、TT-SRAM の Read 用 1-トランジスタの並列数・ゲート・ソース間駆動電圧・パルス幅の値で多 bit の 各電流値を調整し、ビット線短絡で加算することを提案し確認した結果、有効性を明らかにでき た。この提案技術により「特徴ベクトル×多 bit 重みベクトルの内積和を、記憶データの破壊の 危険性を回避しながら短絡ビット線電流に反映できる。また、データ破壊防止のためのワード線 降圧が必要なくなるため低電圧が可能」となった。もう一方の課題に対して提案した量子化アル ゴリズムは「特徴ベクトル行ごとに量子化することで、各ワード単位で正規化が可能になり、各 bit が偏って 1/0 に丸められる確率を減らし、多 bit の本来の精度を維持できる」ことが確認で きた。結果、消費電力、面積のコストを犠牲にしても必要だった「精度補償用の集団学習」を不 要にし、大量のセルアレイを削減できることが明らかになった。このことにより、本研究の目指 す「どこでも AI に向けて必須の、省電力化機械学習識別器」に必要な、精度とコスト(消費電 力、面積)のトレードオフの関係が改善されることが明らかになった。

5 . 主な発表論文等

「雑誌論文〕 計7件(うち査読付論文 7件/うち国際共著 6件/うちオープンアクセス 4件)

〔雑誌論文〕 計7件(うち査読付論文 7件/うち国際共著 6件/うちオープンアクセス 4件)	
1 . 著者名 Cheng-Xin Xue, Wei-Cheng Zhao,Tzu-Hsien Yang, Yi-Ju Chen, Hiroyuki Yamauchi,Meng-Fan Chang	4.巻 54
2.論文標題 A 28nm 320Kb TCAM Macro using Split-Controlled Single-Load 14T Cell and Triple Margin Voltage Sense Amplifier	5.発行年 2019年
3.雑誌名 IEEE Journal of Solid-State Circuits	6.最初と最後の頁 2743-2753
掲載論文のDOI (デジタルオブジェクト識別子) 10.1109/JSSC.2019.2915577	査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 該当する
1.著者名 Xin Si;Win-San Khwa;Jia-Jing Chen;Jia-Fang Li;Xiaoyu Sun;Rui Liu;Shimeng Yu;Hiroyuki Yamauchi; Qiang Li ;Meng-Fan Chang	4.巻 66
2.論文標題 A Dual-Split 6T SRAM based Computing-in-Memory Unit-Macro with Fully Parallel Product-Sum Operation for Binarized DNN Edge Processors	5.発行年 2019年
3.雑誌名 IEEE Transactions on Circuits and Systems I: Regular Papers	6.最初と最後の頁 4171-4185
掲載論文のDOI(デジタルオブジェクト識別子) 10.1109/TCSI.2019.2928043	 査読の有無 有
オープンアクセス オープンアクセスではない、又はオープンアクセスが困難	国際共著 該当する
1 . 著者名 Jiazhen Xi and Hiroyuki Yamauchi	4.巻
2 . 論文標題 A Column Reduction Technique for an In-Memory Machine-Learning Classifier	5 . 発行年 2018年
3.雑誌名 International Journal of Machine Learning and Computing	6.最初と最後の頁 127-132
 掲載論文のDOI(デジタルオブジェクト識別子) 10.18178/ijmlc.2018.8.2.675	 査読の有無 有
オープンアクセス オープンアクセスとしている(また、その予定である)	国際共著
1 . 著者名 Worawit Somha and Hiroyuki Yamauchi	4.巻
2.論文標題 A Segmentation Kernel Fitting Technique to Circumvent Extreme Deviation from Exponentially Descent Tail Distribution	5 . 発行年 2018年
3.雑誌名 International Journal of Electrical and Electronic Engineering & Telecommunications (IJEEET)	6.最初と最後の頁 114-118
掲載論文のDOI(デジタルオプジェクト識別子) 10.18178/ijeetc.7.3.114-118	 査読の有無 有
オープンアクセス オープンアクセスとしている(また、その予定である)	国際共著 該当する

1.著者名 Wei-Hao Chen, Hiroyuki Yamauchi, Meng-Fan Chang and wt.al,	4.巻 39
not the order, intogram rained and integral orders	
2.論文標題	5.発行年
A Dual-Split-Controlled 4P2N 6T SRAM in Monolithic 3D-ICs with Enhanced Read Speed and Cell	2018年
Stability for IoT Applications	
3.雑誌名	6.最初と最後の頁
IEEE Electron Device Letters (EDL)	1167-1170
TELE LIBERTON DEVICE LETTERS (LDL)	1107-1170
掲載論文のDOI(デジタルオブジェクト識別子)	査読の有無
10.1109/LED.2018.2850322	有
オープンアクセス	国際共著
オープンアクセスではない、又はオープンアクセスが困難	該当する
1.著者名	4 . 巻
Hiroyuki Yamauchi, Worawit Somha	1047
intoyuki tamauditi, notawit oomila	1011
0 *A-1-1E DE	- 3v./- /-
2.論文標題	5.発行年
An Error Reduction Technique in Richardson-Lucy Deconvolution Method	2018年
3 . 雑誌名	6.最初と最後の頁
IOP Conf. Series: Journal of Physics: Conf. Series	1-13
掲載論文のDOI(デジタルオブジェクト識別子)	査読の有無
10.1088/1742-6596/1047/1/012017	有
オープンアクセス	国際共著
オープンアクセスとしている(また、その予定である)	該当する
	1
1 . 著者名	4 . 巻
	_
Jianzhen Xi and Hiroyuki Yamauchi	Vo.35
2 . 論文標題	5.発行年
A Layer-wise Ensemble Technique for Binary Neural Network	2021年
A Layer-wise Linsellore rechilinque for biliary Neural Network	20214
- 4041	
3.雑誌名	6.最初と最後の頁
International Journal of Pattern Recognition and Artificial Intelligence (IJPRAI)	1-21
掲載論文のDOI(デジタルオブジェクト識別子)	
	_
10.1142/S021800142152011X	有
オープンアクセス	国際共著
オープンアクセスとしている(また、その予定である)	該当する
a JJJJENEOU CVI W (AIL, COUTE COWW)	M=110
〔学会発表〕 計4件(うち招待講演 1件/うち国際学会 1件)	
1.発表者名	
鶴隆介 , セキ カテイ , 山内寛行	
2.発表標題	
SRAMアレイ内機械学習器のコラムイ削減手法	

3 . 学会等名

4 . 発表年 2019年

2019 年度第72回電気・情報関係学会九州支部連合大会

1 . 発表者名 カテイ セキ, 鶴	隆介,山内寛行		

2 . 発表標題

Approximately Quantizing Algorithm for In-memory Machine Learning Classifier

3 . 学会等名

第17回情報科学技術フォーラム FIT2018

4.発表年

2018年

1.発表者名

Hiroyuki Yamauchi

2 . 発表標題

A Power Saving Techniques for Machine Learning Edge Computing: Toward an Era of Al Everywhere

3 . 学会等名

The 2nd International Conference on Electronics, Communications and Control Engineering (ICECC2019)(招待講演)(国際学会)

4 . 発表年 2019年

1.発表者名

Hiroyuki Yamauchi

2 . 発表標題

Key Trials for a Technological Breakthrough to Realize an Ultra Energy-Efficient Machine Learning Computing

3 . 学会等名

The 3rd International Conference on Electronics, Communications and Control Engineering (ICECC2020)

4.発表年

2020年

〔図書〕 計0件

〔産業財産権〕

〔その他〕

6 . 研究組織

0	7. 7. 7. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2. 2.		
	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考

7. 科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8. 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------