科学研究費補助金研究成果報告書

平成22年6月1日現在

研究種目:基盤研究(A)				
研究期間:2007~2009				
課題番号:19206038				
研究課題名(和文)絶縁ゲートを持つ縦型 In P系ホットエレクトロントランジスタの 研究				
研究課題名(英文) Research on vertical InP-related hot electron transistors with insulated gate				
研究代表者 宮本 恭幸 (MIYAMOTO YASUYUKI)				
東京工業大学・大学院理工学研究科 准教授 研究者番号:40209953				

研究成果の概要(和文):

本研究は、縦型化合物半導体トランジスタとして今までに無く微細な 15nm 幅チャネルを 用いることで、6 MA/cm²という従来最高値の約 3 倍の高速化に重要である高電流密度を 実現した。さらに電子を加速するヘテロ接合ランチャとも組み合わせることで、チャネル 長に寄らない電流駆動能力という電子がチャネル内で無衝突の場合の状況を確認した。高 駆動能力化の為の High-k 絶縁膜と横型への拡張の為の再成長ソースの研究も行った。

研究成果の概要(英文):

High current density (6 MA/cm²) that was important for high speed operation was achieved by using a 15-nm-wide source that was narrowest in compound semiconductor vertical transistors. Moreover, the current drivability without dependence of channel length was confirmed and suggested that electron transportation in the channel was ballistic. High-k dielectric for high drivability and regrown source for extension of the scheme in lateral device were also studied.

交付決定額

			(金額単位:円)
	直接経費	間接経費	合 計
2007 年度	18,000,000	5, 400, 000	23, 400, 000
2008 年度	7, 500, 000	2, 250, 000	9, 750, 000
2009 年度	6,000,000	1,800,000	7, 800, 000
年度			
年度			
総計	31, 500, 000	9, 450, 000	40, 950, 000

研究分野:工学

科研費の分科・細目:電気電子工学 ・ 電子デバイス・電子機器 キーワード:ホットエレクトロン、電子ランチャー、InP/InGaAs、 電子ビーム露光、 III-V MOS 、バリスティック電子、モンテカルロシミュレーション、縦型電子デバイス

1. 研究開始当初の背景

高速電子デバイスにおいて、性能指標を決める重要な概念は、遮断周波数と駆動能力であり、その両方の改善がお互いに性能をも高める重要な指標である。駆動能力は、pn 接合等による熱電子放出エミッタがもっとも高

いと考えられ、電子の走行速度が大きな InP 系 III-V 族半導体と組み合わせたヘテロ接合 バイポーラトランジスタ(HBT)により、世界 最高の遮断周波数である 710GHz が 2005 年 にイリノイ大学から報告されている。2001 年からの HBT の速度向上は、大電流密度に

よる充電時間の縮小と、短走行距離による走 行時間の縮小の両方が助け合ったからであ るが、InP 系の長所である高い電子走行速度 については、ここ数年 4x107cm/s 程度で殆ど 進歩していない。本来、ヘテロ接合によるエ ミッタを出た直後では、バンド不連続による ランチャ効果により 8 x 10⁷ cm/s 程度の速度 が望める。しかしながら、HBT での高濃度 ベース層で散乱を受け、急速に速度は落ちる。 ベースコレクタ界面での内蔵電界で再加速 するが、ヘテロ接合ほど急峻ではないので、 散乱電子が混じってしまい、平均速度が 4x107cm/s 程度に留まる。更なる走行距離縮 小による高速化へのアプローチは、走行時間 は縮小しても充電時間の増大を招いてしま う。従って、今後の高速化には、電子の速度 を速くするバリスティック性を高めること が必須である。

電子のバリスティック走行をトランジス タに用いる試みは、既に 1980 年代からコー ネル大学や富士通などが盛んに研究された。 ただし、これまでの試みでは、電流密度の低 さから充電時間の制限を受け、LO フォノン 散乱長よりも長い走行距離による散乱も避 けられなかった。

2. 研究の目的

本研究は駆動能力の向上をヘテロ接合バ イポーラトランジスタにおいて実績のある 熱電子放出エミッタとし、また高い電子走行 速度を得るためにバンド不連続によるラン チャ効果をもちいて、さらにその電流量制御 を絶縁層を挟んだソース両脇のゲートで行 うことで、新たな高速電子デバイスを形成し ようとしたものである。

3. 研究の方法

当初作製した構造では、メサ幅 50nm のデ バイスにおいて観測されたドレイン電流密 度は約 200kA/cm²であった。この構造では、 ゲート電極の位置制御をベンゾシクロブテ ン(BCB)のエッチバックによって制御してお り、ゲート電極とチャネルの間のゲート絶縁 膜厚を制御することが困難であった。これに より、数 kA/cm²以上のゲートリーク電流が流 れてしまうデバイスが多く、ゲートリーク電 流が流れずにドレイン電流の変調が観測で きる素子数が全体の1%程度であり、作製が困 難であった。そこで、デバイス作製を容易に するためにゲート電極をソース側面にオー バーラップさせた構造に修正した。後で示す ように電流密度を上げればこの構造でも高 い遮断周波数を得ることができる。

ソース層の側面はすべてゲート電極で覆 われた構造として作製した。当初作製したデ バイスの設計は、チャネル長 120nm、ソース ドーピング濃度 2×10¹⁸cm⁻³、チャネルはアン ドープ、ゲート絶縁膜は Si0₂を 5nm とした。 ドレインはタングステンとした。このプロセ スを用いて作製したデバイスを測定した結 果、ゲートリーク電流が流れずに、ドレイン 電流の変調動作が確認できる素子数が全体 の 50%程度にまで向上した。これは、ゲート 絶縁膜厚をエッチバックによって制御する のではなく、意図的に成膜したためにメサ側 面に確実にゲート絶縁膜が残ったためであ ると考えている。

一方で、高速動作に必要なメサ幅 20nm 程 度のデバイスにおける高電流密度動作は観 測できなかった。高電流密度動作が確認でき たのは、メサ幅 50nm と 60nm のデバイスであ り、得られたドレイン電流密度はそれぞれ 400mA/mm、1A/mm である。計算されたドレイ ン電流密度は、それぞれ 1.5A/mm、1.8A/mm であるので、実験値よりも大幅に大きい値と なっている。しかしながら、メサ幅が 10nm 増えたことによるドレイン電流密度の増加 分は、実験値は 600mA/mm であり、計算値で ある 300mA/mm と比較してほぼ等しいことが わかる。このことから、計算通りの電流が流 れている領域は、メサの中央部の幅10~20nm 程度の領域のみではないかと考えた。これは、 ICP-RIE によるプラズマダメージ領域または フェルミレベルピニングによるソース領域 の空乏化が疑われた。そこで、ドライエッチ ング後にチャネル層に片側 30nm 程度のアン ダーカットを行うことを考えた。

チャネル層のみのアンダーカットを行う ために、エッチャントは InGaAs と InP の選 択性に優れていることが必要である。また、 ICP-RIE で形成した垂直なメサ形状を維持す るために、異方性エッチングが可能なエッチ ャントが望ましい。これらの条件を満たすエ ッチャントとして、チャネルのアンダーカッ トには燐酸系エッチャントを用いた。(燐 酸:過酸化水素水:水=1:2:40)このエッチ ャントでは、〈01-1〉方向のエッチングスピー ドが<-100〉方向のエッチングスピードより も2倍遅いエッチャントであり、InP との選 択性にも優れている。我々の実験においては InP のエッチングは確認できなかった。

さらにゲートスタック構造の形成方法と して、ゲート電極の斜め方向からの蒸着を導 入した。アンダーカットが 30nm 程度入って いることにより、斜め方向から蒸着を行うこ とで自己整合的にドレイン電極とゲート電 極を分離することができる。

同時に、Al₂0₃による高い誘電率とドライエ ッチング耐性を持った絶縁層も導入した。作 製は原子層堆積装置を用いて行ったが、この 絶縁膜は成膜後のアニール条件により、その 特性が大きく変わることから、InGaAs 12nm/InP 5nm のコンポジットチャネルを持 つ横型化合物半導体 MOSFET を作製して、そ の電気的特性から評価を行った。ソースとド レインは、その部分のみ n-InGaAs 層を残し てコンタクトとしてある。

さらに、同じようなヘテロ構造電子ランチャを持った横型化合物半導体 MOSFET を実現するため、MOVPE の選択成長によりソースを形成した。SiO₂のダミーゲートを作製することにより。チャネル長 175nm の素子を作製した。

4. 研究成果

作製したデバイスの断面 SEM を図1に示す。



図1 作製したデバイスの断面 SEM 像

チャネルメサ幅が 15nm となっていること がわかる。 $A1_20_3$ は 7.5nm、チャネル長は 100nm である。



デバイスのソース接地特性を図 2 に示す。 作製したデバイスでは、ドレイン電圧 0.75V、 ゲート電圧 1.5V のときにドレイン電流密度 が 0.95A/mm となっていることがわかる。チ ャネルメサ幅が 15nm なので単位面積当たり では 6.3MA/cm²の電流密度となっている。ゲ ートリーク電流は測定した電圧の範囲にお いては、45 A/cm²よりも小さいため、ゲート の絶縁性も確認できている。

名取筑波大名誉教授が提案したモデルで は、バリスティック伝導が実現されている場 合には、ソースから注入された電子がチャネ ル内において後方散乱を受けることがない。 そのため、バリスティック伝導が実現できて いれば、チャネル長を長くしたとしても同じ 測定条件において観測される電流密度は減 少しないと考えられる。そこで、同じプロセ スで作製したチャネル長 60nm のデバイスの 電流密度と比較した結果を図3に示す。



図3 チャネル長およびチャネル幅依存性

図3はすべて同じ電圧(ドレイン電圧0.75V、 ゲート電圧 1.5V) で測定した結果であるが、 チャネル長 60nm と 100nm で電流量は減少し ていないことがわかる。この結果より、少な くともチャネル長 100nm までは電子は後方散 乱を受けることなくソースからドレインに 向けて走行していると考えられる。すなわち、 名取モデルでのバリスティック伝導が実現 できている可能性を示唆している。

また、得られた電流密度が理論的に妥当か どうかを調べるために、モンテカルロシミュ レーションプログラム DAMOCLES による計算 結果と実験結果も図3で比較した。チャネル メサ幅に対するドレイン電流密度の変化の 傾きは、モンテカルロシミュレーションと実 験でほぼ一致していることがわかる。一方で、 電流密度の大きさに差があるが、モンテカル ロシミュレーションでは、トンネル効果や量 子反射などの量子効果を考慮しないで計算 を行っており、実際にはヘテロ障壁において 量子効果の影響があると考えられる。空間電 荷を考慮しない簡単な計算で量子効果を導 入した結果も図3に示した。比較するとチャ ネルメサ幅 15nm ではモンテカルロシミュレ ーションの結果よりも小さい値であること がわかる。このため、モンテカルロシミュレ ーションと実験値との差は量子効果による ものであると考えている。一方、量子効果を 考えた計算では、空間電荷の影響でチャネル メサ幅に対する電流密度の変化の傾きが異 なっていると考える。

Al₂O₃の絶縁層としての評価は、2 μ mのチャネル長を持つ InGaAs/InP MOSFET の特性から評価した。当初アニールを行わない時は同じ膜厚を持つ SiO₂ ゲートの素子と較べてほとんど同じ程度の特性しか持たなかったが、

350 C、120 秒のアニールを電極形成後に行う と、ゲート・ドレイン共に 3V 印加したとき のドレイン電流が 560mA/mm から 742mA/mm に、 ドレイン電圧 0.5V での最大伝達コンダクタ ンスも 153mS/mm から 254mS/mm に、さらにサ ブスレッショルドスロープは 402mV/dec から 179mV/dec と大幅に改善された。

続いて、選択成長ソースを持った MOSFET の特性について示す。



図4 再成長ソースを持つ MOSFET の断面図

図4に、再成長ソースを持つ MOSFET の断 面 SEM 像を示す。再成長で作製したソースと チャネルが連続的に形成できていることが 判る。なお、この成長では、チャネルとソー スで同じ組成を目指していることから、どこ までが再成長層かを見分けられないが、両側 からの約25nm はアンダーカットエッチング により再成長前に除去されていることから、 チャネル長は約170nm と推測される。

つづいて作製した素子の I-V 特性を示す。 得られたドレイン電流はドレイン電圧 1 V, ゲート電圧 3V で 940mA/mm であり、また相互 コンダクタンスは 534mS/mm であった。この 素子の絶縁膜は 20nm 厚の SiO₂を用いており、 ゲート長 2 μ m の場合は 200mS/mm 以下の伝達 コンダクタンスしか得られていない。それと 比較してあきらかにチャネル長縮小により 特性改善していることが判る。

素子抵抗のチャネル長依存性を図6に示す。 再成長ソースを用いることで、チャネル長が ゼロの時の残留抵抗、すなわちソースとドレ イン部両側で起こっているアクセス抵抗が、 再成長を用いない素子に較べて1/3 程度にな っていることが判る。



図5 再成長ソース MOSFET の I-V 特性





なお、ゲート電極はソース層の側面までオ ーバーラップしている構造が、遮断周波数に 対してどの程度の影響を及ぼすかをモンテ カルロシミュレーションにより見積もった。 チャネル長 60nm のデバイスに対して計算し た結果、6MA/cm²以上の電流密度を実現すれば、 20nm まではオーバーラップしても遮断周波 数 1THz を超えうることが判った。これは、 ゲート直下に BCB など 10w-k 材料を挟むこと によって実現することが可能な値である。

なお、示した以外にも比較の為のHBTの高 性能化に関する研究やエミッタ充電時間に 関する研究も行ったが、この報告では紙面の 関係から割愛する。

以上チャネル幅を 15nm と狭くして、 6MA/cm²という非常に高い電流密度を達成し たことが、本研究での一番大きな成果であり、 当初設定した目的を達成したと言える。

この数値は縦型化合物半導体トランジス タとしては他の研究機関で得られている値 に較べて非常に優れている。たとえばこの素 子でのチャネル長に相当する HBT のエミッタ 幅では 100nm 程度が報告されている最小例で あり、電流密度では2MA/cm²程度がトランジ スタでの最高値である。これは、今後の高速 化への発展に向けて非常に重要な鍵となる と考えられる。

今後の展開としては、このデバイスを素子 として実用化するためには、まだソース・ゲ ート間の大きな容量を低減する必要がある。 これは前もって数十 nm 程度の BCB 膜をソー ス上部のみに成膜することで実現可能であ り、現在初期的な実験結果を得ている。さら に高性能 Si MOSFET と較べれば倍以上 SiO₂ 膜厚換算で厚い絶縁膜を利用しているが、こ れは High-k への注力がまだ始まったばかり であることに強く起因しており、すでに原子 層堆積層装置にハフニウムを導入して初期 的な実験を開始していることから、これも比 較的容易に今後結果を示しうると思う。

さらに本研究で示した非常に高い電流密 度を応用できるのは、実は HBT である。HBT の高性能化は高電流密度と強く結びついて いることから、今回の構造を HBT に応用して いくことで、耐圧や出力コンダクタンスの面 で優れている HBT のさらなる高性能化が期待 できる。

5. 主な発表論文等

〔雑誌論文〕(計5件)

(1) <u>Y. Miyamoto</u>, S. Takahashi, T. Kobayashi, H. Suzuzki, and K. Furuya, Estimation of

collector current spreading in InGaAs SHBT having 75-nm-thick collector、 *IEICE TRANSACTIONS on Electronics、*査読 有、vol.E-93C, 2010, pp.644-647.

(2) T. Uesawa, M. Yamada, <u>Y. Miyamoto</u>, and K. Furuya、Monte Carlo Analysis of Base Transit Times of InP/GaInAs Heterojunction Bipolar Transistors with Ultra thin Graded Bases、*Jpn. J. Appl. Phys.* 査読 有、vol. 49, 2010, 024302

(3) H. Saito, <u>Y. Miyamoto</u>, and K. Furuya, Improvement in Gate Insulation in InP Hot Electron Transistors for High Transconductance and High Voltage Gain、*Applied Physics Express*、查読有、卷 2、2009、03451
(4) M. Igarashi, K. Furuya, and <u>Y. Miyamo</u> to, Cutoff Frequency Characteristics of Gate-Control Hot Electron Transistors by Monte Carlo Simulation、*Physica Statu s Solidi(C)*、查読有、卷 5、2008、70-73
(5) A. Suwa, T. Hasegawa, T. Hino, H. Sa ito, M. Oono, <u>Y. Miyamoto</u>, and K. Furuya、 InP/InGaAs hot electron transistors with insulated gate、*Jpn. J. Appl. Phys*、 査読有、卷 46、2007、L617-L619 〔学会発表〕(計13件)

(1) T. Kanazawa, K. Wakabayashi, H. Saito, R. Terao, T. Tajima, S. Ikeda, Y. Miyamoto and K. Furuya, Submicron InP/InGaAs composite channel MOSFETs with selectively regrown n+-source/drain buried into channel undercut, 22nd Int. Conf. Indium Phosphide and Related Materials (IPRM20 10)、2010年6月2日、香川県高松市 (2) H. Saito, Y. Miyamoto, and K. Furuya, Selective undercut etching for ultra narrow mesa structure in vertical InGaA s channel MISFET, 22nd Int. Conf. Indium Phosphide and Related Materials (IPRM20 10)、2010年6月2日、香川県高松市 (3) 宮本恭幸、テラヘルツ帯におけるトラン ジスタ(招待講演)、応用電子物性分科会研 究例会、2010年1月29日、東京 (4) Y. Miyamoto, InGaAs/InP MISFET (Invited), Int. Symposium on Silicon Nano Devices in 2030、2009年10月14日、東京

Devices in 2030、2009年10月14日、東京 (5) T. Kanazawa、Fabrication of InP/InGaAs Undoped Channel MOSFET with Selectivel y Regrown N+-InGaAs Source Region、2009 Int. Conf. Solid State Devices and Materi als (SSDM 2009)、2009年10月7日、宮城県仙 台市

(6)<u>Y.Miyamoto</u>、InGaAs/InP MISFET with ep itaxially grown source (Invited)、*2009 A sia-Pacific Workshop on Fundamentals an d Applications of Advanced Semiconducto r Devices (AWAD)*、2009年6月25日、Busan, Korea

(7)T.Kanazawa、InP/InGaAs-channel MOSFET with MOVPE Selective Regrown Source、21 st Int. Conf. Indium Phosphide and Rela ted Materials (IPRM2009)、2009年5月13日、 Newport Beach, USA

(8)H. Saito、Vertical InGaAs MOSFET with Hetero-Launcher and Undoped Channe、21st Int. Conf. Indium Phosphide and Related Materials (IPRM2009)、2009年5月13日、 Newport Beach、USA

(9) Y. Miyamoto、InGaAs MISFET with hetero-laucher (Invited)、2009 RCIQE International Seminar on "Advanced Semiconductor Materials and Devices"、 2009 年 3 月 3 日、北海道札幌市

(10) T.Kanazawa, H.Saito, K.Wakabayashi, <u>Y.Miyamoto</u> and K.Furuya、Lateral Buried Growth of N+-InGaAs Source/Drain Region to Undercut InGaAs Channel Structure for High Drive Current N-type MOSFET、2008 Int. Conf. Solid State Devices and Materials (SSDM2008)、2008年9月24日、茨城県つくば 市

(11) H. Saito, T. Hino, Y. Miyamoto, and K. Furuya, Hot electron transistor controlled by insulated gate with 70nm-wide emitter 、 20th Int. Conf. Indium Phosphide and Related Materials (IPRM2008)、2008年5月 26日、Versailles , France (12) 宮本恭幸、古屋一仁、InP 系バリスティ ックトランジスタ(招待講演)、電子情報通 信学会 電子デバイス研究会、2008 年 1 月 30日、北海道札幌市 (13) T. Hino, A. Suwa, T. Hasegawa, H. Saito, M. Oono, Y. Miyamoto, K. Furuya, Fabrication of hot electron transistors controlled by insulated gate, 19th Int. Conf. Indium Phosphide and Related Materials (IPRM2007)、2007年5月15日、島根県松江 市 以上の研究成果のリストは以下の東京工業 大学リサーチリポジトリでも公開している http://t2r2.star.titech.ac.jp/cgi-bin/r esearcherpublicationlist.cgi?q_research er_content_number=CTT100380714&alldisp= 1 〔図書〕(計1件) (1) 宮本恭幸、培風館、電子デバイス、2009、 153 頁 〔産業財産権〕 ○出願状況(計1件) (1)名称:半導体装置の製造方法 発明者:井田実、山幡章司、齋藤尚史、宮本 恭幸 権利者:日本電信電話、東京工業大学 種類:特許 番号:特願 2010-100797 出願年月日: 2010年4月26日 国内外の別:国内 ○取得状況(計1件) (1)名称:ホットエレクトロントランジスタ、及 びその製造方法 発明者:<u>宮本 恭幸</u>、前田 寛、竹内 克彦 権利者:東京工業大学 種類:特許 番号:第4354192号 取得年月日:2009年8月7日 国内外の別:国内 [その他] ホームページ等 http://www.pe.titech.ac.jp/Furuya-Miyam otoLab/index.htm

 研究組織
 研究代表者 大学院理工学研究科 准教授 宮本 恭幸(MIYAMOTO YASUYUKI) 研究者番号: 40209953

(2)研究分担者 なし

(3)連携研究者 なし