## 科学研究費補助金研究成果報告書

平成 21 年 5 月 22 日現在

研究種目:基盤研究(B)
研究期間:2007~2008
課題番号:19300011
研究課題名(和文) 柔軟なディペンダビリティを実現する再構成可能集積回路の開発
研究課題名(英文) Reconfigurable architecture with flexible dependability
研究代表者

尾上 孝雄(ONOYE TAKAO)
大阪大学・大学院情報科学研究科・教授
研究者番号:60252590

研究成果の概要:

本研究では、集積回路に求められるディペンダビリティをソフトエラー耐性からデータ秘匿 性、デバイス性能補償まで包括的に捕らえ、アプリケーションに応じて柔軟なディペンダビリ ティレベルを低オーバヘッドで実現する再構成可能集積回路に関する研究開発を行った。具体 的には、1)可変冗長構成を実現する粗粒度再構成可能アーキテクチャの検討、2)回路構成情報 およびチップ内/外通信の暗号化の検討、3)デバイスの自己診断、自己調整機能の検討を行った。

## 交付額

(金額単位:円)

	直接経費	間接経費	合 計
2007 年度	5,600,000	1, 680, 000	7, 280, 000
2008 年度	5, 500, 000	1,650,000	7, 150, 000
年度			
年度			
年度			
総計	11, 100, 000	3, 330, 000	14, 430, 000

研究分野:システムオンチップ設計

科研費の分科・細目:情報学・計算機システム・ネットワーク キーワード:計算機アーキテクチャ、ディペンダビリティ、再構成可能アーキテクチャ

## 1. 研究開始当初の背景

社会で求められている集積システムのア プリケーションには、セキュリティチップ、 車載チップのように高い信頼性が求められ るものから、メディア処理等の短 TAT 設計や 柔軟なバグ修正が求められるもの等、多岐に 渡る。これら多様なアプリケーションに対し て適切なディペンダビリティレベルを提供 する VLSI 設計技術、回路アーキテクチャが 強く求められている。 研究の目的

本研究では、アプリケーションに応じて必 要十分なディペンダビリティを有する回路 の実現を可能とする再構成可能集積システ ムの構築し、実デバイスで動作を検証するこ とを目標とする。

研究を推進するにあたり、集積回路に求め られるディペンダビリティをソフトエラー 耐性、データ秘匿性、デバイス性能補償等を 含めて包括的に捕らえ、柔軟なディペンダビ リティレベルを低オーバーヘッドで実現す ることを目指す。

## 3. 研究の方法

アプリケーションに応じて必要十分なデ ィペンダビリティを有する回路の実現を可 能とする再構成可能集積システムを構築す るため、研究課題を以下の通り分担し、研究 代表者がこれを統括するという形で研究を 推進した。

- (1) 可変冗長構成を実現する再構成可能アー キテクチャの開発: 再構成可能集積回路が一般的に持つ規則 的な構造を最大限利用した冗長化アーキ テクチャを検討し、耐故障技術の確立を 目指す。アプリケーションに求められる ディペンダビリティレベルに応じて冗長 化構成を柔軟に変更することが可能な再 構成可能アーキテクチャについて検討す る。
- (2)回路構成情報およびチップ内/外通信の 暗号化の検討: 再構成可能集積回路の構成情報やチップ 外通信の暗号化に利用する鍵データを生 成するため、熱ゆらぎを利用した乱数生 成回路および、乱数品質評価モデルについて検討する。
- (3) デバイスの自己診断、自己調整機能の検討: 再構成可能集積回路を構成する機能ブロックが遅延故障していないことを適宜診断する自己診断機能について検討する。 また、微細プロセスでの製造ばらつきによる特性変動を吸収するため、基板バイアスによる遅延調整機構について検討する。。

4. 研究成果

(1) 可変冗長構成を実現する再構成可能アーキテクチャの開発:

求められるディペンダビリティレベルに 応じて冗長化の粒度を柔軟に変更可能な再 構成可能集積回路の基本セルアーキテクチ ャを開発した。

再構成可能デバイスは構成情報を持つ構 成情報メモリと、演算を行う演算回路から構 成される。構成情報メモリでソフトエラーが 起こった場合は回路構成が壊れてしまうた め、異常出力を出し続ける。一方、演算回路 でソフトエラーが起こった場合は一時的な 異常動作となる。このように、ソフトエラー の発生箇所によって影響が異なるため、再構 成可能アーキテクチャにおける柔軟なディ ペンダビリティを考える際に、対策を分けて 考える必要がある。

そこで、表1に示すように4段階のディペンダビリティレベルを設定し、これらを実現

する4つの動作モード(TMR, DMR, SMS, SMM)を定義した。また、4つの動作モード によって回路の冗長構成を選択的に実現で きる再構成可能アーキテクチャを検討した。 提案する再構成可能アーキテクチャな検討した。 提案する再構成可能アーキテクチャな検討した。 構成単位としており、各クラスタ内で回路の 冗長度を変更することが可能である。

提案アーキテクチャを図1に示す。規則的 なアレイ状に配置されるクラスタは、4 つの セル、出力データ用の多数決回路(V)と比較・ 選択回路、冗長度制御部(RDU)(図1では省略) で構成される。1 つのセルには、3 つの構成 情報メモリ(CFG)と多数決回路(VC)、1 つの コンテクスト選択用スイッチ(S)と演算回路 (EM)で構成される。4 つの動作モードでは、 構成情報と演算回路をそれぞれ冗長化する ことで実現する。

クラスタのソフトエラー耐性について評価した結果、各クラスタは 4つの動作モードにより図2に示すような4段階の信頼性を実現できることがわかった。また、柔軟な冗長構成を実現するための面積オーバヘッドは30.5%となった。

表1:クラスタで実現できる4段階の冗長構成(動作モード)

		冗長度		信頼性			
	動作 モード	構成 情報	演算 回路	構成 情報	演算 回路		想定利用要件
高信頼				SEU	SEU	SET	
	TMR DMR SMS SMM	三重化 三重化 三重化 単体	三重化 二重化 単体 単体	修復 修復 修復	修修 検 検知知	修復 検知 一	常に正しい出力 演算結果のエラー検知 演算結果のエラーは無視可能 性能重視でエラー対策不要



図1:再構成可能アーキテクチャにおける可変冗長化機構(TMRモード)



提案する再構成可能アーキテクチャを用 いることにより、アプリケーションに求めら れるディペンダビリティレベルと許容され る面積オーバヘッドのトレードオフを考慮 しながら各クラスタの動作モードを適切に 設定することで、柔軟な信頼性を実現するこ とが可能になる。

提案したクラスタの基本機能を実デバイ スで検証するため、0.18um プロセスを用い てテストチップを作成し、評価用ボードを用 いて評価を行った。今後は複数のクラスタを 搭載したテストチップを作成し、アプリケー ションが正しく動作することを確認する。

(2)回路構成情報およびチップ内/外通信の 暗号化の検討:

再構成可能集積回路上に実現する暗号処 理回路で使用する鍵データ生成のため、オシ レータサンプリング方式乱数生成回路の開 発を行った。

オシレータサンプリング方式乱数生成器 は、図3に示すように、速度差のある2つの オシレータとフリップフロップで構成され、 高速の発振信号をデータ、低速の発振信号を クロックとしてサンプリングする。図4に二 つのオシレータの発振波形を示す。低速オシ レータの発振波形には回路内雑音により周 期ゆらぎが生じるため、フリップフロップに 入力される発振波形の立ち上がりタイミン グにゆらぎが生じ、乱数列を得る。構造が簡 単であり決定性要因に対してロバストであ るが、単純な実装では出力の品質が低いとい う課題がある。

そこで、高品質な乱数生成回路に求められ る条件(動作パラメータ)を明らかにするた め、マルコフ過程を用いたオシレータサンプ リング方式真性乱数生成回路の乱数品質評 価モデルを提案した。提案モデルは一般的な 確率過程の議論だけで成り立つため、任意の オシレータサンプリング方式真性乱数生成 回路の乱数品質評価に用いることができる。



図4:オシレータの発振波形

提案モデルを用いて各動作パラメータが 乱数品質に及ぼす影響について評価した結 果、1)サンプリング間隔を広げる、2)高速オ シレータの周期を小さくする、3)高速オシレ ータのデューティ比を整える、4)低速オシレ ータの周期ゆらぎを大きくする、5)適切な位 相差になるよう低速オシレータの周期を調 整するといったことによって乱数の品質を 向上させることができることがわかった。ま た、低速オシレータの平均周期は品質に直接 影響しないという結果が得られた。

次に、オシレータサンプリング方式真性乱 数生成回路のテストチップ試作とその特性 評価を行い、提案モデルの正当性について評 価を行った。今後は、実測結果によって得ら れた知見を乱数品質評価モデルに反映させ ることで、高品質・高スループットを達成す る乱数生成回路の実現を目指す。

(3) デバイスの自己診断、自己調整機能の検討:

①自己診断機能の検討:

再構成可能集積回路を構成する機能ブロ ックのタイミングマージンを適宜診断する ため、タイミングエラー予告フリップフロッ プ(以下、カナリア FF)を用いた動的遅延 変動検知ならびに適応的速度制御について 検討を行った。

図5にカナリアFFを用いた適応的速度制 御回路を示す。カナリア FF は通常のフリッ プフロップ、遅延素子、比較器(XOR ゲート) で構成される。タイミングマージンが小さく なると、メイン FF が間違った値をラッチす る前にカナリア FF が遅延素子によって先に タイミングエラーを起こす。この時、エラー 予告信号を発生するため、メイン FF のタイ ミングマージン低下を予見することが可能 になる。このエラー予告信号を監視し、一定 時間エラー予告信号が検出されなければタ イミングマージンに余裕があると判断して 回路を低速化し、消費電力を削減することが できる。また、エラー予告信号が検出されれ ば、直ちに回路を高速化して、遅延故障を回 避することが可能となる。



しかしながら、カナリア FF が挿入された パスが長期間活性化しなかった場合、回路が 過度に低速化されるため、次にエラー予告信 号が検出された時に速度制御で対応できな くなり、メイン FF でのタイミングエラーが 避けられない。したがって、カナリア FF を 用いた適応的な速度制御回路を実用化する ためには、タイミングエラーの発生頻度を定 量的に評価する必要がある。そこで、32ビッ ト桁上げ伝搬加算器(RCA)を対象として、設 計パラメータ (カナリア FF を追加するパス、 遅延素子の大きさ、エラー予告信号の監視時 間、速度制御の細かさ)がエラー発生頻度に およぼす影響を明らかにするとともに、タイ ミングエラー発生頻度と消費電力ペナルテ ィとのトレードオフについて評価を行った。 タイミングエラー発生頻度と消費電力の

トレードオフを図6に示す。カナリアFFの 追加位置にかかわらず同様のトレードオフ が確認できるが、満たすべきエラー発生頻度 によって最適な設計パラメータが異なるこ とを明らかにした。

また、カナリア FF の追加位置を RCA の 出力 S[32:0]のうち S[2]から S[32]まで変え、 カナリア FF の遅延素子をタイミングエラー 発生間隔 10<sup>14</sup> サイクルを満たす最小の長さ としたときの、遅延素子の長さ、消費電力の 関係を図7に示す。追加する消費電力を最小 とするカナリア FF の追加位置が存在するこ とを明らかにした。



②自己調整機能の検討:

製造ばらつきや経年劣化による特性変動 を吸収するため、基板バイアスによる遅延調 整機構について検討を行った。

従来の基板電位制御方式では、基板電位制 御に対応しない通常のセルに基板電位制御 線を付け加えたセルを使用しており、MOS の近くに多くの基板コンタクトを配置する ため、ラッチアップ耐性と基板電位制御性に 優れているといった特長を持つ。一方、基板 電位制御線が増えることによりセル面積の 増加が課題となっており、本研究で使用した セル構成では、セル面積が基板電位制御を行 わないセルの約 1.22 倍になることがわかっ ている。

そこで本研究では、1V以下の低電圧では ラッチアップの危険性は低いことに着目し、 低電圧 CMOS 回路向けの基板電位制御レイ アウト方式を提案し評価を行った。基板コン タクト用セルを任意の間隔でストラップ状 に配置し、その間に論理セルを配置すること で回路を構成する"ストラップ方式"と、フ ィラーセルの代わりに基板コンタクト用セ ルを挿入する"フィラー方式"を提案した。 両方式による動作速度や消費電力の制御性 を評価した結果、十分な電位制御性を実現し ながら面積オーバヘッドを 1%程度に抑える ことができることを明らかにした。

さらに、レイアウトを考慮した基板バイア スクラスタリング手法を提案した。与えた遅 延歩留まり制約下で、リーク電力を最小にす るクラスタ分けを行うため、本手法では Simulated Annealing(SA)法を用いた。領域 をランダムに選択し、その所属するクラスタ を確率的に変更することで、新たな回路を作 り、元の回路とコストを比較した。コストと して製造後に性能補償を行ったときのリー ク電力の期待値を用いる。回路の分割が粗い と計算量は少なくなるが、解の探索範囲が狭 くなり、リーク電力の削減が十分に行えなく なる可能性がある。そこで、ある分割数での クラスタリング結果を再分割し、その領域を 単位としてクラスタリングを行う実装とし た。なお、提案手法を実装・評価するため、 遅延制約の考慮やリーク電力の計算のため ばらつきを考慮した遅延解析法とばらつき を考慮したリーク電力解析法が必要となる ため、これらも含めて実装した。

クラスタリングを行わない場合と2クラス タに分けた場合とで、ある遅延制約を満たす よう性能を補償した場合のリーク電力の期 待値を比較した結果を図8に示す。クラスタ リングを行うことでリーク電力を70%削減 できることが分かった。なお、クラスタリン グの処理にかかった時間は、約500sであっ た。

クラスタリング結果のレイアウトの例を

図9に示す。ウェルの分離が考慮されたレイ アウトが出力されていることが分かる。クラ スタリング後のウェル分離のために、ゲート 単純移動のみを適用した場合、約17%の面積 増加となった。一方、ゲート再配置によりレ イアウトを作成したところ、面積増加を約 8.6%に抑制することができた。



図9:クラスタリング結果からのレイアウト自動生成

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計 2 件)

①K. Hamamoto, H. Fuketa, <u>M. Hashimoto</u>, <u>Y.</u> <u>Mitsuyama</u>, and <u>T. Onoye</u>, ``An Experimental Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed Controllability,'' IEICE Trans. on Electronics, vol. E92-C, no. 2, pp. 281--285, Feb. 2009. (査読有) ②Y. Mitsuyama, K. Takahashi, R. Imai, M. <u>Hasimoto</u>, and <u>T. Onoye</u>, ``Area-Efficient Reconfigurable Architecture for Media Processing, ' IEICE Trans. on Fundamentals of Electronics, Communications and Computer Sciences, vol. E91-A, no. 12, pp. 3651-3662, Dec. 2008. (査読有)

〔学会発表〕(計 9 件)

①K. Hamamoto, <u>M. Hashimoto, Y. Mitsuyama</u>, and <u>T. Onoye</u>, `Tuning-Friendly Body Bias Clustering for Compensating Random Variability in Subthreshold Circuits,''

Proceedings of IEEE/ACM International Symposium on Low Power Electronics and Design (ISLPED), (to appear). (査読有) ②天木健彦,橋本昌宜,密山幸男,尾上孝雄, `マルコフモデルによるオシレータサンプ リング方式真性乱数生成器の乱数品質解 析,'' 電子情報通信学会 第 22 回 回路とシ ステム(軽井沢)ワークショップ, pp. 474-479, 2009年4月. (査読有) ③ D. Alnajjar, Y. Ko, T. Imagawa, M. Hiromoto, <u>Y. Mitsuyama</u>, <u>M. Hashimoto</u>, H. Ochi, and <u>T. Onoye</u>, ``A Coarse-Grained Dynamically Reconfigurable Architecture Enabling Flexible Reliability,'' in Proc. IEEE Workshop on System Effects of Logic Soft Errors (SELSE), Mar. 2009. (杳読有) ④Y. Ko, D. Alnajjar, <u>Y. Mitsuyama</u>, <u>M.</u> Hashimoto, and <u>T. Onoye</u>, Coarse-Grained Dynamically Reconfigurable Architecture with Flexible Reliability,' in Proc. 15th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2009), pp. 236--241, Mar. 2009. (査読有) ⑤高 永勲, Dawood Alnajjar, 密山 幸男, <u>橋本 昌宜, 尾上 孝雄, </u>``柔軟な信頼性を 実現する粗粒度再構成可能アーキテクチャ の検討,''電子情報通信学会技術研究報告, DC2008-41, pp. 79-84, 2008 年 11 月. (查 読無) ⑥濱本 浩一, 更田裕司, 橋本昌宜, 密山幸 <u>男,尾上孝雄</u>, `` 基板バイアス印加レイア ウト方式の面積効率と速度制御性の評価,'' 電子情報通信学会技術研究報告, VLD2008-27, pp. 75-79, 2008年6月. (査読無) ⑦K. Hamamoto, H. Fuketa, M. Hashimoto, Y. Mitsuyama, and T. Onoye, ``Experimental Study on Body-Biasing Layout Style --Negligible Area Overhead Enables Sufficient Speed Controllability --, '' in Proc. ACM Great Lake Symposium on VLSI (GLSVLSI 2008), pp. 387-390, May 2008. (査 読有) ⑧K. Hamamoto, H. Fuketa, M. Hashimoto, Y. Mitsuyama, and T. Onoye, ``A Study on Body-Biasing Layout Style Focusing on Area Efficiency and Speed,'' in Proc. 14th Workshop on Synthesis and System Integration of Mixed Technologies (SASIMI 2007), pp. 233-237, Oct 2007. (査読有) \*\*\*製造・環境ばらつきと動的 ⑨橋本昌宜, 性能補償を考慮したタイミング検証に向け て,'' 電子情報通信学会 第 20 回 回路とシ ステム(軽井沢)ワークショップ, pp. 661-666, 2007年4月. (査読有)

6.研究組織
(1)研究代表者
尾上 孝雄 (ONOYE TAKAO)
大阪大学・大学院情報科学研究科・教授
研究者番号:60252590

(2)研究分担者
橋本 昌宜 (HASHIMOTO MASANORI)
大阪大学・大学院情報科学研究科・准教授
研究者番号: 80335207
密山 幸男 (MITSUYAMA YUKIO)
大阪大学・大学院工学研究科・助教
研究者番号: 80346189
畠中 理英 (HATANAKA MASAHIDE)
大阪大学・大学院情報科学研究科・助手
研究者番号: 70346188