

平成21年4月10日現在

研究種目： 基盤研究 (B)
 研究期間： 2007～2008
 課題番号： 19360153
 研究課題名 (和文) トンネル注入制御 Ge ナノデバイスを用いた超高周波キャリア伝導機構の解明
 研究課題名 (英文) Study of tunnel-injected carrier conduction mechanism of Germanium nano-device in the ultrahigh frequency region
 研究代表者： 田中 徹 (TANAKA TETSU)
 東北大学・大学院医工学研究科・教授
 研究者番号： 40417382

研究成果の概要：

従来の CMOS 技術の延長では実現不可能であるナノメートル領域で動作する新しいトンネル注入制御ゲルマニウムナノデバイスを提案し、キーテクノロジーである高純度ゲルマニウム層の作製技術を確認した。また、高透磁率金属ナノドットを有する高周波動作インダクタの作製に成功した。キャリア伝導メカニズムの実験的解析法として、超高周波領域で測定した散乱パラメータ (Sパラメータ) を用いたキャリアの反射/透過現象のモデル化手法を確認した。

交付額

(金額単位：円)

	直接経費	間接経費	合計
2007年度	6,900,000	2,070,000	8,970,000
2008年度	6,900,000	2,070,000	8,970,000
年度			
年度			
年度			
総計	13,800,000	4,140,000	17,940,000

研究分野：半導体工学

科研費の分科・細目：電気電子工学・電子デバイス電子機器

キーワード：半導体物性、電子デバイス、デバイス設計、半導体超微細化、超薄膜

1. 研究開始当初の背景

半導体集積回路の高集積化と高性能化が比例縮小則に則ったシリコン CMOS デバイスの微細化によって達成されてきたことは間違いない。しかしゲート長が 10 nm 以下の CMOS 試作結果に関するいくつかの報告をみると、微細化に伴う様々な問題が顕在化してきている。中でも深刻な問題は、ドレイン電圧によるソース端電界変調が引き起こすリーク電流の増加とチャネル不純物の高濃度化によるキャリア移動度の劣化である。これらの問題を従来技術の延長で解決することは非常に困難であり、シリコン CMOS

S デバイスの微細化は限界に突き当たっていると考えられる。

2. 研究の目的

本研究では、従来概念や従来 CMOS 技術の延長では実現不可能と考えられるナノメートル領域で動作する新しい半導体デバイスの創出を主題として、デバイス動作の基本原則とそれを支える物理にまで立ち返って、新しいナノデバイスの提案と動作実証を行うこと、及びナノメートル領域でのキャリア伝導機構を解明することを目的とする。この目的を達成するために、「ソース近傍でのドレ

イン電界の影響を抑制しつつ、ソースからチャンネルへ超高速・高効率でキャリアを供給できるトンネル注入制御ゲルマニウムナノデバイスを提案する。このデバイスは、チャンネル領域にキャリア移動度(電子/ホールとも)がシリコンよりもずっと大きいゲルマニウムを使用する。また、ソース/ドレイン領域とチャンネル領域の境界部分にゲルマニウムよりもエネルギーバンドギャップの大きな材料を薄く挿入する。このような構造にすることで、ソース領域のキャリアは非常に薄い障壁をトンネル注入で抜けてゲルマニウムチャンネル領域に進入する。ソース・チャンネル領域間の大きなエネルギー障壁はドレイン電圧の影響がソース側に伝播することを遮蔽するので、ナノメートル領域でもソース端電界変調は起こらずリーク電流は増加しない。またトンネル注入はゲート電圧で効率よく制御できるので、基本的にチャンネル領域の不純物は必要なく、移動度の劣化も生じない。

3. 研究の方法

トンネル注入制御ゲルマニウムナノデバイス実現のためには、良好な結晶性の高純度ゲルマニウム層を作製することが最重要である。本研究では濃度傾斜型ゲルマニウム酸化濃縮法を用いて高純度ゲルマニウム層の作製を行うこととした。まず、ゲルマニウムの含有量を徐々に増加させながら、SOI基板上に $\text{Si}_{1-x}\text{Ge}_x$ 層を成長させる。その後、熱酸化を用いて、Geの濃縮を行う。このようにして得られた高純度GOI基板のゲルマニウム層をICP-RIE方法を用いてエッチングし、トンネル注入制御ゲルマニウムナノデバイス用のチャンネル層の作製と評価を行った。また、トンネル注入制御ゲルマニウムナノデバイスを高周波動作させて、その出力を外部に取出すためには高いL値のインダクタをオンチップで作製することが必要となる。そのため高透磁率金属ナノドットを用いてインダクタンスを増加させる手法を試みた。さらに、キャリア伝導メカニズムに関する実験的解析法として、超高周波領域で測定した散乱パラメータを用いたキャリアの反射/透過現象のモデル化を行った。

4. 研究成果

(1) 超高真空下 $\text{Si}_{1-x}\text{Ge}_x$ 層成長

Geチャンネルは様々なメリットを有しているが、Si単結晶とGe単結晶の格子定数には4%の差があるため、Siウェハ上に高純度Ge層を直接成長させることは非常に難しい。従来はSOI基板上に $\text{Si}_{1-x}\text{Ge}_x$ を成長させ、それを酸化濃縮することでGe層を得ていた。しかし、 $\text{Si}_{1-x}\text{Ge}_x$ 中のGe濃度を高くすると膜中にひずみが発生し、最終的に高純度なGe単結晶は得られない。本研究

では高純度Ge層を作製するために、濃度傾斜型ゲルマニウム酸化濃縮法を用いた。設計した濃度傾斜型 $\text{Si}_{1-x}\text{Ge}_x$ 薄膜の構造を図1に示す。




図1 $\text{Si}_{1-x}\text{Ge}_x$ 薄膜構造


SiとGeの格子定数差によるひずみ発生を防ぐために、 $\text{Si}_{0.9}\text{Ge}_{0.1}$ 層から成長を始めて、最上層で $\text{Si}_{0.1}\text{Ge}_{0.9}$ 層になるような濃度傾斜型組成構造を作製した。 $\text{Si}_{1-x}\text{Ge}_x$ 成長はUHV-CVD装置を用いて、基板温度 600°C で Si_2H_6 と GeH_4 ガスを使用し成長を行った。この試料の断面SEM写真を図2に示す。図2(a)に示すようにSi基板上にSiGe緩和層なしで高濃度のGeを直接に成長させると、表面に島状Geが生じることが分かる。一方、濃度傾斜エピタキシャル成長させた層では、図2(b)のように表面欠陥の少ない高純度結晶が得られた。Ge層をSi基板上に直接成長させると、Si基板上に成長するGe原子は格子定数差でヘテロ構造を形成する。その際、格子定数が大きいGe層に歪み緩和が生じて、島状になると考えられる。

図2 成長層を含む断面SEM写真




(a) Si上に直接Ge層成長
(b) Si上に濃度傾斜 $\text{Si}_{1-x}\text{Ge}_x$ 層成長

図3 Si_2H_6 と GeH_4 のガス流量と $\text{Si}_{1-x}\text{Ge}_x$ 成長速度の関係




$\text{Si}_{1-x}\text{Ge}_x$ 成長速度の関係

今回成長させた $\text{Si}_{1-x}\text{Ge}_x$ 薄膜の成長速度



を図3に示す。ガスの全体流量を固定し、 Si_2H_6 と GeH_4 の比率を変えながら成長を行った。高品質な膜を成長させるため、SOI基板をチャンバ内に搬入して初期真空度 $8 \times 10^{-10} \text{ Torr}$ でプロセスを行った。更に、基板上の不純物を除去するために、成長温度以上まで昇温し表面をフラッシング



した。その後、反応ガスを導入し反応圧力を $5 \times 10^{-5} \text{ Torr}$ まで調整して $\text{Si}_{1-x}\text{Ge}_x$ 成長を行った。成長後に、SEMとTEMを用いて $\text{Si}_{1-x}\text{Ge}_x$ 薄膜の厚さを測定した。図3のデータを用いて、 SiGe 層の厚さや濃度が制御でき、トンネル注入制御ゲルマニウムナノデバイスの設計が可能になった。

(2) 濃度傾斜型ゲルマニウム酸化濃縮法による高濃度基板試作

SOI基板上に成長させた濃度傾斜型 $\text{Si}_{1-x}\text{Ge}_x$ 薄膜を熱酸化してGeを濃縮することにより、Si基板上に高純度Ge層を形成することに成功した(図4参照)。清浄雰囲気中で熱酸化を行うために、専用のドライ酸化炉を利用して 900°C 以上の高温でGeの濃縮を行った。初めに、厚さ 100 nm のSi

$\text{Si}_{1-x}\text{Ge}_x$ を厚さが $20 \sim 30 \text{ nm}$ になるまで熱酸化により濃縮を行った。その際、反応ガスとして酸素と窒素を酸化炉中に導入して酸化速度を制御した。一方、熱酸化温度によるGe結晶中の欠陥密度を低下させ、高品質なGe層を得るために、 900°C から 1100°C まで温度を変えながら濃縮を行った。最後に、酸化濃縮により生成された SiO_2 を緩衝フッ酸水溶液によるウェットエッチングを用いて除去した。

図4 濃度傾斜型Ge酸化濃縮法

濃度傾斜型ゲルマニウム酸化濃縮法を用いて試作したゲルマニウム層の分析を行った。図5は $\text{Si}_{1-x}\text{Ge}_x$ 試料を 900°C の温度で $5/10/20$ 時間ほど熱酸化濃縮した結晶の断面TEM写真である。成長直後と比較して、熱酸化により濃縮されているGe層が観察できた。また、電子線回折を用いて解析したところ20時間酸化した試料では $\text{Si}_{1-x}\text{Ge}_x$ が大部分Geに変わっていることを明らかにできた。電子線回折像を図6に示す。この図から、結晶内に格子定数が4%大きいGeが分布していることが分かった。

図5 濃度傾斜型ゲルマニウム酸化濃縮法により得られた基板の断面TEM写真




図6 ゲルマニウム酸化濃縮前後の基板の電子線回折像

また、エネルギー分散型X線分光法を利用し濃縮後の試料の組成分析を行った。倍率5万倍でTEM-EDX分析を実施した結果を図7に示す。Ge、Si、Moが観察された。

GeおよびSiは電子ビームが絞られた部分と周辺の酸化膜に、Moは分析の際に試料を載せたホルダーメッシュに起因する。観察点からGeの存在比が非常に高く検出されていることから、ほとんどのSiが酸化されて、Geが濃縮されたことを明らかにできた。




図7 酸化濃縮後のTEM-EDX分析結果




図8 酸化濃縮後の基板表面のAFM像

次に、 $Si_{1-x}Ge_x$ 薄膜の表面を原子間力顕微鏡で観察した。熱酸化の温度による影響を明らかにするため、900/1000/1100°Cの各温度で濃縮して資料を比較観察した。表面の凸凹や欠陥の形状を調べるため、分解能が0.1 nm以下の測定装置(ヴィーコ社製)を利用して表面原子構造観察を行った。原子間力顕微鏡の測定結果を図8に示す。熱酸化条件1100°Cで作製した $Si_{1-x}Ge_x$ 薄膜の粗さは平均値(RMS)0.17 nm, 1000°Cでは同0.25 nm、900°Cで

は同0.3 nmの粗さであることが分かった。図より、900°Cで酸化濃縮させた試料の表面には部分的にクロスハッチのような欠陥が存在していることが示されている。このことは、 $Si_{1-x}Ge_x$ 薄膜を成長する際にはSiとGeの格子定数差によって、薄膜が厚くなるほど転位(Dislocation)欠陥が発生するとされていることから裏付けられる。今回試作した $Si_{1-x}Ge_x$ 薄膜では1000°C以上の高温酸化を行えば、薄膜中に凝集するGeが十分に再配列し、転位欠陥の密度が減少すると考えられる。

(3) ICP-RIE法を用いたGOIチャネル層の形成

トンネル注入制御ゲルマニウムナノデバイス用のチャネルとしてGOI構造を用いて、基板からの寄生容量によるノイズを除去する。また、チャネル厚さを30 nm以下にすることで完全空乏層化Geチャネルを目指す。濃度傾斜型ゲルマニウム酸化濃縮法とICP-RIEを用いたゲルマニウムチャネル領域の作製プロセスフローと、実際に作製したGeチャネル領域のSEM写真を図9と図10に示す。




図9 濃度傾斜型ゲルマニウム酸化濃縮法とICP-RIEを用いたチャネル領域の作製プロセスフロー




図10 濃度傾斜型ゲルマニウム酸化濃縮法とICP-RIEで作製したチャンネル領域のSEM写真

ICP-RIE法を用いると低圧でプラズマが形成できるために、エッチングガス分子の平均自由行程が長くなり、微細パターンの形成が可能となる。ICP-RIE法を用いて加工することで、チャンネル領域の傾斜角度を精密に制御することに成功した。反応ガスにはHBrとCl₂を用いて、圧力0.5 TorrでGeをエッチングし、異なるエッチング速度を持つ埋め込み酸化膜層(BOX層)でエッチングをストップさせた。図に示すように、チャンネル厚さを30nm以下で完全空乏型のトンネル注入制御ゲルマニウムナノデバイスに十分使用可能なゲルマニウムチャンネル層の形成に成功した。

(4) 超高周波動作高透磁率ナノドットインダクタ開発

トンネル注入制御ゲルマニウムナノデバイスを高周波動作させて、その出力を外部に取り出すためには高いL値・Q値のインダクタをオンチップで作製することが必要である。本研究では、銅メッキ法で作製した銅平面インダクタの内部に、高透磁率材料であるナノドット状のFePtを埋め込んだ構造をチップ上に作製する技術を確立した。




図11 高透磁率ナノドットインダクタの作製プロセスフロー

図11と12に作製プロセスフローとFePtナノドットを埋め込んだ領域の断面TEM写真を示す。作製したFePtナノドットの透磁率は7.7であり、通常のSiO₂の透磁率の7倍以上の値を得た。この結果、作製したインダクタンスの値を約20%(図13)、Q値を約10%増加させることに成功した。




図12 高透磁率ナノドットインダクタの断面TEM写真




図13 高透磁率ナノドットの有無によるインダクタンスの変化

(5) 超高周波キャリア伝導のモデル化

キャリア伝導メカニズムに関する実験的解析法として、超高周波領域で測定した散乱パラメータ(Sパラメータ)を用いたキャリアの反射/透過現象のモデル化手法を提案した。これはナノスケールデバイスの散乱パラメータ測定を数十GHz以上の周波数まで行い、キャリアの反射/透過係数の位相回転の周波数依存性をモデル化する方法である。ソース接地ドレイン電流増幅率 α を導入した等価回路をアドミッタンスパラメータを用いて解析的に解いてから、アドミッタンスパラメータを散乱パラメータに変換することで、 α の位相周波数特性と利得周波数特性を散乱パラメータから導出することに成功した。

本研究で得られた成果を利用し、高純度GOI基板をチャンネル領域に持ち、更に、高誘電率膜をゲート絶縁膜として搭載したトンネル注入制御ゲルマニウムナノデバイスの動作実証を行っていく。また、ソース接地ドレイン電流増幅率 α のデバイス構造依存性を測定し、超高周波キャリア伝導モデルの精度を向上させていく。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計2件)

- ① W.-C. Jeong, K. Kiyoyama, K.-W. Lee, A. Noriki, M. Murugesan, T. Fukushima, T. Tanaka, and M. Koyanagi, Characteristics of copper spiral inductors utilizing FePt nano-dots film, Japanese Journal of Applied Physics, Vol. 48, No. 4, pp. C157-1~C157-4, 2009, 査読有
- ② M. Murugesan, J. C. Bea, C.-K. Yin, H. Nohira, E. Ikenaga, T. Hattori, M. Nishijima, T. Fukushima, T. Tanaka, M. Miyao, and M. Koyanagi, Investigation of the effect of in situ annealing of FePt nanodots under high vacuum on the chemical states of Fe and Pt by x-ray photoelectron spectroscopy, JOURNAL OF APPLIED PHYSICS 104, 074316-1-074316-5, 2008, 査読有

[学会発表] (計6件)

- ① M. Murugesan, Synthesis and characterization of magnetic nano-dots for on-chip inductors, 第56回応用物理学学会学術講演会, 2009/3/30, 筑波大学, 日本
- ② T. Fukushima, New Heterogeneous Multi-Chip Module Integration Technology using Self-Assembly Method, 2008 IEEE International Electron Devices Meeting, 2008/12/16, San Francisco, USA
- ③ W.-C. Jeong, Study of electromagnetic inductor for power delivery to three-dimensional retinal prosthesis system, GPBE/NUS-Tohoku Graduate Student Conference in Bioengineering, 2008/12/10, Singapore
- ④ W.-C. Jeong, Characteristics of Magnetic Film Inductors with FePt Nano-Dots, 2008 International Conference on Solid State Devices and Materials, 2008/9/24, Tsukuba, Japan
- ⑤ 木野 久志, 高透磁率膜上に形成したインダクタの基本特性, 第55回応用物理学関係連合講演会2008春, 2008/3/28, 船橋, 日本
- ⑥ M. Murugesan, Investigation of FePt Nano-Dots Fabricated by Self-Assembled Nano-Dot Deposition Method Using X-ray Photoelectron Spectroscopy, 2007 International Conference on Solid State Devices and Materials, 2007/9/21, Tsukuba, Japan

[その他]

ホームページ:

<http://www.sd.mech.tohoku.ac.jp/site/Home.html>

6. 研究組織

(1) 研究代表者

田中 徹 (TANAKA TETSU)
東北大学・大学院医工学研究科・教授
研究者番号: 40417382

(2) 研究分担者

福島 誉史 (FUKUSHIMA TAKAFUMI)
東北大学・大学院工学研究科・助教
研究者番号: 10374946

(3) 連携研究者