

平成 22 年 5 月 31 日現在

研究種目：基盤研究(C)
 研究期間：2007～2009
 課題番号：19500040
 研究課題名(和文) 動的通信予測を用いた高性能・高信頼ネットワークに関する研究
 研究課題名(英文) A study on high-performance and reliable networks with dynamic communication prediction
 研究代表者
 吉永 努 (YOSHINAGA TSUTOMU)
 電気通信大学・大学院情報システム学研究科・教授
 研究者番号：60210738

研究成果の概要(和文)：

ネットワークを流れる通信パケットの経路をルータで予測することで高性能通信を実現する方式を提案し、ルータのハードウェア設計とシミュレーションによる評価を行った。また、ネットワークトポロジーとアプリケーションの持つ通信パターンに対する予測アルゴリズムの関係を明らかにした。予測精度は通信環境に影響を受けるが、適切な予測アルゴリズムを用いることで予測ルータが種々のネットワーク環境において低遅延通信に有効であることを実験的に確認した。

研究成果の概要(英文)：

We proposed a predictive switching technique for high-performance interconnection networks. It provides low-latency communication by predicting paths for incoming messages at each router. We evaluated its impact by designing a prediction router as well as utilizing a network simulator. Our experimental results showed that network conditions, such as topology and traffic patterns, affect prediction accuracy but dynamic selection of prediction algorithms enables the proposed technique to be useful for various network conditions.

交付決定額

(金額単位：円)

	直接経費	間接経費	合計
2007年度	1,700,000	510,000	2,210,000
2008年度	900,000	270,000	1,170,000
2009年度	900,000	270,000	1,170,000
年度			
年度			
総計	3,500,000	1,050,000	4,550,000

研究分野：総合領域

科研費の分科・細目：情報学、計算機システム・ネットワーク

キーワード：ルータ、予測器、低遅延通信、相互結合網、スイッチ、投機ルーティング、並列計算機、ネットワークオンチップ

1. 研究開始当初の背景

(1) 科学技術計算用途の高性能計算機システムは大規模並列化が進んでおり、そのネットワークは数千～数万ノードを相互結合する。このため、低遅延通信を実現する相互結合網が高性能計算機システムの重要な研究対象となっている。

(2) 相互結合網ではルータと呼ぶ通信制御ハードウェアを使用する。通信の低遅延化のためには通信パケットに対するルータ内パイプライン処理を高速化することが必要である。

(3) 符号情報理論分野での予測アルゴリズムに関する研究の発展や、高性能プロセッサにおける高精度な分岐予測器の実現といった背景がある。我々は、ルータに対しても動的通信予測が可能ではないかと考えた。

2. 研究の目的

(1) 本研究の目的は、大規模並列計算機システムで用いられる相互結合網の高性能・高信頼化に寄与する技術を確立することである。

(2) ルータに導入可能な実用的な動的通信予測器を設計し、ルーティング処理時間の短縮を図ることで低遅延・高バンド幅通信を達成する。

(3) 大規模システムでは、高性能化と共にユーザからの高信頼化に対する要求が高い。そこで、動的通信予測技術を用いて通信を高信頼化する。

3. 研究の方法

(1) 本研究の実施体制を図1に示す。代表者の吉永と代表者が指導する大学院生2名と卒研

生1名によって研究を実施する。




図1. 本研究の実施体制

(2) 動的通信予測機構の設計

予測器をルータ内のどこに配置するか、予測が成功した場合と失敗した場合の動作、ルーティング・アルゴリズム等を考慮して、全体の設計を行う。

(3) 予測アルゴリズムの検討・評価

予測精度と実装コストを考慮し、通信予測に適合する予測アルゴリズムを検討する。また、並列分散ベンチマークプログラムの通信ログを用いて予測アルゴリズムの予測精度を評価する。

(4) ルータの設計・評価

予測器を組み込んだルータアーキテクチャを設計する。設計は、ハードウェア記述言語（HDL）によって行い、論理合成ツールを用いて必要となるハードウェア量、予測時間、消費電力などのデータを評価する。

(5) シミュレータの作成・評価

動的通信予測スイッチング技術を組み込んだネットワークシミュレータを作成し、提案方式の評価と改善を行う。

4. 研究成果

(1) 予測ルータの設計

図2に、予測器（Predictor）を備えた2-D

トラス・ルータの構成を示す。提案する動的予測スイッチング方式では、ルータの入力ポートにおいて過去の出力履歴（図2ではI-Logに保持）から次にどの出力ポートにパケットを出力すべきかの予測を前処理する。




図2. 予測ルータの構成

(2) 予測アルゴリズム

SPM (Sampled Pattern Matching), SS (Static Straight), LP (Latest Port), RND (Random) の4つの予測アルゴリズムについて、予測精度を評価した。図3に8×8の2-D トラス・次元順ルーティングに対する予測精度を示す。




図3. 通信トラフィックに対する予測精度

(3) 予測精度とネットワークサイズの関係

RNDはノード数に関係なく40%未満の予測精度となるが、SSとLP/SPMはノード数の増加に伴って予測成功率が約80%程度まで向上することがわかる。この理由は、ノード数の増加に伴って通信距離が長くなること、次元順ルーティングアルゴリズムが直進経路を選択しやすい性質を有することによる。




図4. 予測精度とネットワークサイズの関係

(4) 通信遅延

図5に、従来のルータ(3サイクル/ホップ, 図中Convと表記)に対する予測ルータの無負荷遅延を示す(2Dトラス, 次元順ルーティング, ユニフォームランダムトラフィック, 16フリットパケット)。




図5. 無負荷遅延

予測によって、64ノードの時14.2%、289ノードの時23.7%の遅延低下を達成できることが分かる。なお、Idealはすべてのパケットの出力ポート予測が的中すると仮定した場合を示す。

(5) 予測ルータのハードウェア量

図6に、ルータのハードウェア量を示す。予測ルータは、オリジナルルータに対してSSとLPをサポートした場合6.4%、さらにFCMをサポートすると15.93%ハードウェア量が増加する。




図6. 予測ルータのハードウェア量

(6) フリット転送エネルギー

図7にフリット転送エネルギーを示す。予測がはずれると、正しい経路にフリットを転送し直すためオーバーヘッドが大きくなり15.19%消費エネルギーが増加する。予測がヒットする場合は、予測器などによる消費エネルギー増加は7%に抑えられている。予測が70%ヒットする場合のエネルギー増加は約9.5%と見積もることができる。

(7) まとめ

① 次元順ルーティングに対しては、ネットワークサイズが大きく、且つ通信パタ

ーンの packets 転送距離が大きければ、SSやLPでも予測スイッチングによる低




図7. フリット転送エネルギー

遅延化効果が得られる。

- ② 通信の規則性が強い通信パターンほど動的な通信予測スイッチングの効果が大きく、ゼロ負荷遅延のみならず、ネットワークの飽和スループットも改善する。
- ③ 隣接通信のような局所性の高い通信パターンに対しても、通信履歴を利用した動的通信予測器は高い予測精度を示し、通信の低遅延化に有効である。
- ④ 予測ルータは、低コストのハードウェアと電力増加で通信遅延を大きく削減可能である。

5. 主な発表論文等
(研究代表者には下線)

[雑誌論文] (計4件)

1. 松谷宏紀, 鯉渕道紘, 天野英晴, 吉永努: 低遅延オンチップネットワークのための予測ルータの評価, 情報処理学会論文誌コンピューティングシステム(ACS27), 査読有, Vol. 2, No. 3, pp. 26-38, 2009.
2. 鯉渕道紘, 吉永努, 村上弘和, 松谷宏紀, 天野英晴: 予測機構を持つルータを

用いた低遅延チップ内ネットワークに関する研究, 情報処理学会論文誌コンピューティングシステム(ACS23), 査読有, Vol. 1, No. 2, pp. 59-69, 2008.

3. 吉永努, 村上弘和, 鯉渕道紘: 2-D トーラスネットワークにおける動的通信予測による低遅延化, 情報処理学会論文誌コンピューティングシステム(ACS22), 査読有, Vol. 1, No. 1, pp. 28-39, 2008.
4. 吉永努, 西村康彦: 耐故障・適応デッドロック回復ルーティングのためのネットワーク再構成プロトコル, 電子情報通信学会論文誌, 査読有, Vol. J91-D, No. 12, pp. 2881-2891, 2008.

[学会発表] (計 9 件)

1. H. Matsutani, M. Koibuchi, H. Amano, and T. Yoshinaga: Prediction Router: Yet Another Low Latency On-Chip Router Architecture, Proc. of the 15th International Symposium on High Performance Computer Architecture (HPCA-15), pp. 367-378, 2009. 02. 18, Raleigh, North Carolina.
2. 松谷宏紀, 鯉渕道紘, 天野英晴, 吉永努: 低遅延オンチップネットワークのための予測ルータの評価, 情報処理学会計算機アーキテクチャ研究会報告, 2009. 01. 13, 大阪.
3. 鯉渕道紘, 吉永努, 村上弘和, 松谷宏紀, 天野英晴: 予測機構を持つルータを用いた低遅延チップ内ネットワークに関する研究, 第6回先端的計算基盤システムシンポジウム(SACSIS' 08), pp. 393-401, 2008. 06. 13, つくば.
4. 松谷宏紀, 鯉渕道紘, 天野英晴, 吉永努: 予測機構を持った低遅延オンチップルータアーキテクチャ, 情報処理学会計算機アーキテクチャ研究会報告, 2008-ARC-178/39, pp. 99-104, 2008. 05. 14, 東京.
5. T. Yoshinaga, K. Murakami, and M. Koibuchi: Impact of Predictive

Switching in 2-D Torus Networks, Proc. of the 10th Int. Workshop on Innovative Architecture for Future Generation High-Performance Processors and Systems (IWIA07), IEEE-CS, pp. 11-19, 2007. 01. 12, Hawaii.

6. 吉永努, 村上弘和, 鯉渕道紘: 2-D トーラスネットワークにおける動的通信予測の効果, 第5回先進的計算基盤システムシンポジウム SACSIS07 論文集, pp. 219-226, 2007. 05. 25, 東京.
7. 村上弘和, 吉永努, 鯉渕道紘: 通信予測機構を用いた低遅延ネットワークの構成方法と評価, 情報処理学会, ARC 研報, 2007-ARC-115, pp. 27-32, 2007. 11. 21, 北九州.

[その他]

ホームページ等

<http://comp.is.uec.ac.jp/>

6. 研究組織

(1) 研究代表者

吉永 努 (YOSHINAGA TSUTOMU)

電気通信大学・大学院情報システム学研究科・教授

研究者番号: 60210738

(2) 研究分担者 なし

(3) 連携研究者 なし