

平成 21 年 5 月 25 日現在

研究種目：基盤研究 (C)

研究期間：2007～2008

課題番号：19560344

研究課題名（和文）Ge チャネルデバイスのための浅接合形成と素子分離に関する研究

研究課題名（英文）Research on shallow junction formation and isolation for Ge channel devices

研究代表者

芝原 健太郎 (SHIBAHARA KENTARO)

広島大学・ナノデバイス・バイオ融合科学研究所・准教授

研究者番号：50274139

研究成果の概要：

Xe 及び Ge を用いた PAI(プレアモルファス化注入)を As 注入と併用し、Ge の浅接合形成を行った。いずれの場合も、PAI の併用により As 拡散を抑制することができたが、As の活性化の悪化に伴うと思われるシート抵抗の上昇が見られた。Xe フラッシュランプを用いたミリ秒オーダーの短パルスアニールを施すと、PAI を用いた場合は固相成長が大幅に遅くなることが見いだされた。一方、フラッシュランプによるミリ秒アニールは拡散抑制に有効であり、活性化も良好で、浅接合形成に適していた。

交付額

(金額単位：円)

	直接経費	間接経費	合計
2007 年度	1,700,000	510,000	2,210,000
2008 年度	1,700,000	510,000	2,210,000
年度			
年度			
年度			
総計	3,400,000	1,020,000	4,420,000

研究分野：工学

科研費の分科・細目：電気電子工学・電子デバイス・電子機器

キーワード：ゲルマニウム、プレアモルファス化、浅接合

1. 研究開始当初の背景

シリコンデバイスの世界では、多くの研究者が Si 中のドーパントの拡散や活性化(あるいは再不活性化)などについて実験・議論を行い膨大な知見の蓄積がある。しかし、その Si デバイスも性能向上の限界が近づき、多くの新しい手法・材料の導入が必要と言われていた。その一つがチャネル材料の Ge 化である。チャネルを Ge に変えることで、その高移動度やキャリア注入速度の改善が期待さ

れその結果として現在よりも高性能なデバイスあるいはそれを用いた集積回路の製作が可能と期待されている。

Ge チャネルデバイスの実現のためには、Siで行われてきたような、材料の特性を把握するための基礎データの蓄積が必要である。しかし、現実の研究状況に目を点ざると大きな問題がある。Ge チャネルデバイスの研究はキャリアトランスポート、ゲートスタックの研究に偏在しておりデバイス製作のための

様々な周辺技術には十分な力が注がれていない。多様なスペックに対応したデバイス設計を可能にするためにも、ドーピングに代表される基盤技術は整備されているべきである。半導体材料としての Ge 研究は歴史は古いが、長いブランク期間があったためにドーピングに関する知見の集積は Si のそれとは比べものに成らないほど矮小である。このような背景から、Ge に関するドーピングの研究は急がねばならないものである。

2. 研究の目的

Ge では、Si と異なりドナーの拡散が速い。このため、浅い n⁺ドーピングの形成に取り組む。単なるプロセスとして浅接合形成を研究するのではなく、Ge へのドーピングを現象論的に理解しつつ、これを学術的・技術的に円熟させていくことを目的としている。

3. 研究の方法

ドナーの拡散を抑制する狙いで、Xe あるいは Ge を用いたを併用した。ドーパントの As 注入層に比してより深くまであらかじめアモルファス化しておくことで、固相成長時に一気に点欠陥を再結合させ、ドナー拡散の誘因となる空孔の拡散を減少させる狙いであった。PAI にはドーパント注入時のチャネリングによるドーパントプロファイルのテイリングを予防する効果もある。活性化熱処理には RTA(Rapid Thermal Annealing)と Xe フラッシュランプを加熱源としたいわゆる FLA(Flash Lamp Annealing)を用いた。

4. 研究成果

RTA(Rapid Thermal Annealing)を用いた実験では As 拡散の減速が確認できた。しかし、それは点欠陥の挙動の変化によるというよりは、プレアモルファス化に用いた Xe が Ge 中でクラスタ化した結果と推測されるものであった。また、拡散の減速度合いも十分とは言えなかった。そこで、FLA を用いてアニール時間を大幅に短縮し、拡散を抑えることを試みた。

図 1 に FLA 前後の As の深さ方向プロファイルを示す。FLA のパルス幅は 1ms 秒、照射エネルギーは 22.5J である。基板の予備加熱は行っていない。照射エネルギー 25J 以上ではウエハの破損が頻発したため、22.5J が実質的な上限である。ウエハ破損は、ウエハの表と裏で温度差が生じるため FLA では特殊なことでは無い。図中黒線で示したプロファイルは PAI を併用しない場合の as I.I.(as ion implanted、注入直後)のものである。赤線で示した、FLA 後のものとグラフ上でほぼ一致しており、アニールによる As の拡散は測定限界以下と言える。図には FLA 後のプロファイルのみ示しているが、Xe PAI を用い

た場合も同様の結果であった。この場合、約 20nm の接合が形成できているが、より低エネルギーの As 注入を用いれば 10nm 以下のより浅い接合形成も容易であると考えられる。しかし、図 2 に示すように、PAI を用いた場合にはシート抵抗が FLA の照射エネルギーを変えてもほとんど変化しない、すなわち As の活性化が進んでいないという問題が見つかった。そこで、断面 TEM でアニールによる固相成長の進展を調べた(図 3)。

PAI を用いない場合は 22.5J のエネルギーで FLA を行うと表面まで再結晶化している(図 3(c))。一方、Xe PAI を併用すると、固相成長がほとんど進んでいない(図 3(d)、(e))。クラスタ化した不動 Xe が、固相成長を阻害しているのではないかと類推し、次に Ge による PAI を試した。しかし、22.5J の FLA ではシート抵抗は、低下しなかった(図 4)。すなわち、活性化はやはり進まなかった。FLA を 4 回行うと PAI を併用しなかった場合と同程度までシート抵抗を低下させることができた。断面 TEM では FLA 1 回では a-Ge が残存し、4 回では結晶化していることが確認できた。程度の差はあるが、Xe でも Ge でも PAI を行うと固相成長の減速は明らかであった。Xe の影響も否定はできないが、アモルファス化に伴う大量の真性点欠陥生成が関与していることは間違い無い。しかし、空孔や格子間 Ge はそれ自体が不動化し固相成長を妨げたとは考えにくい。アモルファス相と結晶相の界面付近に複合化した安定な複合空孔あるいは、複合格子間 Ge が存在すると考えるのが自然である。このため、PAI は Si プロセスでは標準的に用いられているものではあるが、Ge ではなるべく避けるべきものと考えられる。




図 1 FLA 前後の As プロファイル




図 2 FLA 後のシート抵抗。PAI 無しでは、照射エネルギーを増やすとシート抵抗が低下しており活性化が進んでいることが明らかである。一方、PAI を行うとシート抵抗がほとんど変化せず活性化が進んでいない。




図 3 As 注入層の FLA 前後の断面 TEM 写真。PAI を用いない場合、22.5J の FLA で固相成長は表面にまで達しているが、PAI を用いると固相成長はほとんど進んでいない。




図 4 Ge PAI を併用した場合の As 注入層の FLA によるシート抵抗の変化。FLA を 4 回行わないと、PAI を用いない場合と同等のシート抵抗は得られない。




図 5 GePAI を併用した As 注入試料の FLA 後の断面 TEM 写真。FLA は 1 回と 4 回である。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 0 件)

[学会発表] (計 8 件)

[1] K. Shibahara, T. Eto and T. Fukunaga, "Anomalous Amorphization Resistance of Ge against ¹¹B⁺ Implantation," The 9th International Workshop on Junction Technology 2009 (IWJT'09, Kyoto, Japan, June 11-12, 2009) to be presented.

[2] K. Osada and K. Shibahara, "Critical Amorphization Dose and Amorphization Mechanism for Ion Implantation into Germanium," Conf. Digest of The 2009 International Meeting for Future of Electron Devices, Kansai (2009 IMFEDK, Osaka, Japan, May 14-15, 2009) pp. 130-131.

[3] K. Osada and K. Shibahara, "Ge Shallow Junction Formation by As implantation and Flash Lamp Annealing," Proceedings of 2009 Int. Symp. on VLSI Technology, Systems, and Applications (VLSI-TSA 2009, Hsinchu, Taiwan, Apr. 27-29, 2009) pp. 15-16.

[4] 長田光生, 芝原健太郎 “極浅接合形成のためのイオン注入による Ge アモルファス化プロセス”, 電子情報通信学会技術研究報告 Vol. 108 No. SDM-335 (京都府 京都市、2008年12月5日) pp. 55-58.

[5] 長田光生, 福永哲也, 芝原健太郎 “As, P, B 注入による Ge 基板のアモルファス化”, 応用物理学関係連合講演会講演予稿集, 55 巻 第 2 分冊, (千葉県 船橋市、2008 年 3 月 29 日) 29p-G-13.

[6] 芝原 健太郎 “Ge への SD 拡散層形成技術”, 応用物理学関係連合講演会講演予稿集, 55 巻 第 0 分冊, (千葉県 船橋市、2008 年 3 月 28 日) 28p-G-5.

[7] 福永哲也, 芝原健太郎 “Xe+プレアモルファス化注入を用いた Ge n⁺/p 接合形成”, 電子情報通信学会 SDM2007年12月研究会 講演番号 11 (奈良県 生駒市、2007年12月14日).

[8] 福永哲也, 芝原健太郎 “低ドーズ Xe⁺プレアモルファス化注入を用いた Ge の n⁺/p 接合形成”, 応用物理学学会学術講演会講演予稿集, 68 巻 第二分冊, (北海道 札幌市、2007 年 9 月 6 日) 6a-P10-27.

6. 研究組織

(1) 研究代表者

芝原 健太郎 (SHIBAHARA KENTARO)
広島大学・ナノデバイス・バイオ融合科学研究所・准教授
研究者番号: 50274139

(2) 研究分担者

(3) 連携研究者