

平成 21 年 6 月 1 日現在

研究種目：若手研究(スタートアップ)
 研究期間：2007～2008
 課題番号：19860001
 研究課題名(和文) 環境適応型語長制御による低消費エネルギー通信用誤り訂正回路の設計
 研究課題名(英文) Design of Low Energy Error Correcting Circuits for Communications by Environment Adaptive Wordlength Control
 研究代表者
 吉澤 真吾 (YOSHIZAWA SHINGO)
 北海道大学・大学院情報科学研究科・特任助教
 研究者番号：20447080

研究成果の概要：通信環境が良好と劣悪な場合で求められる誤り訂正能力が異なることに着目し、通信環境に応じて回路の演算語長を適応的に制御することで誤り訂正回路の消費エネルギー量を削減する手法を開発した。提案手法を Viterbi 復号器に回路実装して消費電力解析を行った結果、マルチパスフェージング通信環境において消費電力を最大 30%程度削減する効果を確認できた。

交付額

(金額単位：円)

	直接経費	間接経費	合計
2007 年度	1,360,000	0	1,360,000
2008 年度	1,350,000	405,000	1,755,000
年度			
年度			
年度			
総計	2,710,000	405,000	3,115,000

研究分野：工学

科研費の分科・細目：電子デバイス・電子機器

キーワード：無線通信、VLSI 設計、Viterbi 復号器、低消費電力

1. 研究開始当初の背景

(1) 近年の無線通信では MIMO や OFDM 方式に代表されるデジタル無線通信技術の発展と無線通信処理回路の高性能・大規模化によって送受可能なデータ伝送容量が飛躍的に向上している。

(2) 無線通信処理回路の高性能・大規模化に伴うリスクは消費電力の増加であり、処理性能に比例して増加し、今後も増加傾向にある。

2. 研究の目的

(1) 通信環境が良好と劣悪な場合で求められる誤り訂正能力が異なることに着目し、通信環境に応じて回路の演算語長を適応的に制御することで誤り訂正回路の消費エネルギー量を削減する手法を開発する。

(2) 提案手法に基づいて動作する誤り訂正回路を設計し、消費電力や消費エネルギー解析を実施し、その有効性を実装実験により明らかにする。

3. 研究の方法

(1) マルチパスフェージング通信環境やビット誤りもしくはパケット誤りを基準として、適応的に誤り訂正能力を制御できる誤り訂正復号器の理論的検討とシミュレーション評価を行う。

(2) 可変ビット長誤り訂正復号器の LSI 設計と電力解析ツールによる消費エネルギー評価を行う、全体で 20~25%の消費エネルギーの達成を目標とする。

4. 研究成果

(1) 誤り訂正回路として Radix-2 型と Radix-4 型の Viterbi 復号器を設計した。その基本回路性能を表 1 に示す。Radix-4 型は Radix-2 型の入力システムを 2 倍にしたものであり 2 倍のスループット性能を有するが、並列処理化のため回路規模ならびに消費電力が大きくなる。

表 1: Radix-2 および Radix-4 型 Viterbi 復号器の基本回路性能

	Technology	Throughput	Core Area ()	Logic Gate
Radix-2 for Viterbi decoder	CMOS 90nm	Maximum 250Mbps	379989	94,997
Radix-4 for Viterbi decoder		Maximum 500Mbps	505070	126,268

(2) OFDM 通信における Viterbi 復号器の使用を想定した無線通信の低消費電力化を検討した。AWGN 通信路とマルチパスフェージング通信路では図 1 に示すように受信信号の所要ダイナミックレンジが大幅に異なることを明らかにしている。




図 1: AWGN 通信路およびマルチパスフェージング通信路のダイナミックレンジ特性

(3) 上記考察に基づいて通信路状況に応じて Viterbi 復号器の入力ビット長を可変化する回路アーキテクチャを考案した。アーキテクチャ図を図 2 に示す。




図 2: 提案ビット可変長アーキテクチャ

(3) ビット長を変更するための手段としてパケット送受可否情報に基づく方法を採用した。パケットの連続受信成功回数や失敗回数によりビット長を 1 ビット増加ないし減少させる方法であり、その概念図を図 3 に示す。




図 3: パケット送受可否情報に基づくビット長変更方法

(4) 通信環境下で Viterbi 復号器の消費電力特性評価を行った。その特性を図 4 に示す。マルチパスフェージング通信路や Viterbi 回路タイプにより結果が変動するが消費電力を最大 30%程度削減する成果が得られた。




図 4: 消費電力特性

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 5 件)

① Shingo Yoshizawa, Yoshikazu Miyana, “Use of a Variable Wordlength Technique in an OFDM Receiver to Reduce Energy Dissipation,” IEEE Transactions on Circuit and Systems-I:Regular Paper, Vol. 55, No. 9, pp. 2848-2859, Oct. 2008, 査読有

② Chusit Pradabpet, Shingo Yoshizawa, Yoshikazu Miyana, Kobchai Dejhan, “New PAPR Reduction in OFDM Systems Using Cryptogram Technique and Hybrid of PTS-APPR Methods,” IEICE Transactions on Fundamentals, Vol. E91-A, No. 10, pp. 2973-2979, Oct. 2008, 査読有

③ Shingo Yoshizawa, Yasushi Yamauchi, Yoshikazu Miyana, “VLSI Implementation of a Complete Pipeline MMSE Detector for a 4x4 MIMO-OFDM Receiver,” IEICE Transactions on Fundamentals, Vol. E91-A, No. 7, pp. 1757-1762, July 2008, 査読有

④ 吉澤真吾, 西一斗, 宮永喜一, “OFDM 方式コグニティブ無線における 2 次元動的アーキテクチャを持つパイプライン型 FFT プロセッサの設計,” 電子情報通信学会論文誌 D, Vol. J91-D, No. 3, pp. 687-695, Mar. 2008, 査読有

⑤ 山内保志, 吉澤真吾, 宮永喜一, “無線 OFDM システムにおける残留 IQ インバランスの帰還型補正の一検討,” 電子情報通信学会論文誌 A, Vol. J90-A, No. 11, pp. 779-787, Nov. 2007, 査読有

[学会発表] (計 8 件)

① Jaeseong Kim, Shingo Yoshizawa, Yoshikazu Miyana, “A Low Power Viterbi Decoder in OFDM Communication Systems,” International Symposium on Multimedia and Communication Technology (ISMAC), T8-1, 2009 年 1 月 23 日, タイ、バンコク

② Chusit Pradabpet, Shingo Yoshizawa, Yoshikazu Miyana, Sorawat Chivapreecha, Kobchai Dejhan, “New PTS Method with Coded Side Information Technique for PAPR Reduction in OFDM

Systems,” IEEE International Symposium on Communications and Information Technologies (ISCIT), pp. 104-109, 2008 年 10 月 22 日、ラオス、ビエンチャン

③ Xiaonan Shi, Shingo Yoshizawa, Yoshikazu Miyana, “Evaluation and Implementation of Quasi-Cyclic LDPC Codes for IEEE802.11n Based MIMO-OFDM System,” IEEE Conference on Soft Computing in Industrial Applications (SMCIA), pp. 277-280, 2008 年 6 月 26 日、北海道室蘭市

④ Shingo Yoshizawa, Yasushi Yamauchi, Yoshikazu Miyana, “A Complete Pipelined MMSE Detection Architecture in a 4x4 MIMO-OFDM Receiver,” IEEE International Symposium on Circuits and Systems (ISCAS) pp. 1248-1251, 2008 年 5 月 20 日、アメリカ、シアトル

⑤ Shingo Yoshizawa, Kazuto Nishi, Yoshikazu Miyana, “Reconfigurable Two-Dimensional Pipeline FFT Processor in OFDM Cognitive Radio Systems,” IEEE International Symposium on Circuits and Systems (ISCAS), pp. 2486-2489, 2008 年 5 月 19 日、アメリカ、シアトル

⑥ Xiaonan Shi, Shingo Yoshizawa, Yoshikazu Miyana, “Performance Evaluation of Quasi-Cyclic LDPC Codes for IEEE802.11n Based MIMO-OFDM Systems,” IEEE International Symposium on Communications, Control and Signal Processing (ISCCSP), pp. 1330-1333, 2008 年 3 月 13 日、マルタ

⑦ Akeo Sato, Shingo Yoshizawa, Yoshikazu Miyana, “A DCT-based Decision Feedback Channel Estimation Method in OFDM Communication Systems under Fast Fading Environment,” IEICE International Workshop on Smart Info-Media Systems in Bangkok (SISB), pp. 85-89, 2007 年 11 月 2 日、タイ、バンコク

⑧ Kazuto Nishi, Shingo Yoshizawa, Yoshikazu Miyana, “A Study of Dynamic Reconfigurable FFT Processor for OFDM Based Cognitive Radio,” IEEE International Symposium on Communications and Information Technologies (ISCIT), pp. 1507-1510, 2007 年 10 月 18 日、オーストラリア、シドニー

6. 研究組織

(1) 研究代表者

吉澤 真吾 (YOSHIZAWA SHINGO)
北海道大学・大学院情報科学研究科・特任助教
研究者番号: 20447080

(2) 研究分担者

なし

(3) 連携研究者

なし