# 科学研究費助成事業 研究成果報告書

令和 5 年 6 月 1 6 日現在

機関番号: 34504

研究種目: 基盤研究(B)(一般)

研究期間: 2019~2021

課題番号: 19H04081

研究課題名(和文)リアルタイムOS利用システムのフルハードウェア自動合成に関する研究

研究課題名(英文)Synthesis of Full Hardware Implementation of RTOS-Based Systems

#### 研究代表者

石浦 菜岐佐(Ishiura, Nagisa)

関西学院大学・工学部・教授

研究者番号:60193265

交付決定額(研究期間全体):(直接経費) 10,000,000円

研究成果の概要(和文): リアルタイムシステムの応答性能を飛躍的に向上させる手法として、リアルタイムOS (RTOS) を利用して構築された制御システムをRTOSの機能も含めて全てハードウェア化する手法を開発した。回路の規模削減と市販の高位合成ツールによるシステム合成が可能なアーキテクチャを考案するとともに、RTOSの各種サービス機能をハードウェアで実現し、システムの仕様に沿ったRTOS機能のハードウェアを自動的に生成するツールのプロトタイプを実装した。

研究成果の学術的意義や社会的意義 近年の情報通信技術の発展に伴って新しい製品が開発されているが、車載機器、無人飛行機、ロボット等の制御 には益々高い機能が要求されるようになっており、応答性能の確保が難しくなってきている。これを解決するため、RTOS 機能をハードウェア実装する方法や、制御プログラムを高位合成技術によりハードウェア化する手法 が提案されているが、いずれの方法でもソフトウェアとして実行される部分が残るため、システムの性能向上に は限りがある。我々の開発した手法は、制御プログラムとRTOSを全てハードウェア化するものであり、これによってリアルタイムシステムの応答性能を飛躍的に向上させることができる。

研究成果の概要(英文): As a method to dramatically improve the response performance of real-time systems, we have developed a method to implement whole control systems built using a real-time operating system (RTOS) as hardware. In addition to devising an architecture that enables circuit scale reduction and system synthesis using commercial high-level synthesis tools, we have developed a prototype tool that autogenerate hardware that provides RTOS services.

研究分野: コンピュータシステム、VLSIの計算機援用設計、システムプログラムのテスト

キーワード: 組み込みシステム リアルタイムシステム リアルタイムOS 高位合成 フルハードウェア実装

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等に ついては、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属します。

## 1.研究開始当初の背景

近年の情報通信技術の発展に伴って新しい製品が開発されているが、車載機器、無人飛行機、 ロボット等の制御には、益々高い機能と同時にリアルタイム性が要求される。これらのシステム はリアルタイム OS (RTOS) を利用して実装されるが、システムの高機能化が進むにつれ、その 応答性能の確保は難しくなってきている。

RTOS を用いたシステムの応答性能を向上させる手法として、RTOS 機能の一部または全てをハードウェア実装する方法が複数提案されているが、これらの手法ではタスクやハンドラはソフトウェアで実装されており、CPU 待ちやコンテキストスイッチによるオーバーヘッドが発生する。一方、タスクやハンドラを高位合成技術によりハードウェア化する手法が提案されているが、RTOS および一部のタスクはソフトウェアとして実行されるため、システム全体としての性能向上には限りがある。

この課題を解決する一手法として、我々はタスク/ハンドラおよび RTOS のサービス機能全てをハードウェア化する手法を提案しており、これによってリアルタイムシステムの応答性能を飛躍的に向上させることができる。

しかし、この手法が適用できる RTOS が TOPPERS に限られること、生成される回路の規模が実用には大きすぎること、ACAP という独自の高位合成システムに依存すること、RTOS のサービス機能を RTOS の仕様通りには提供できないこと、システム合成の自動化に目処が立っていないこと等、実用化には多くの課題があった。

#### 2.研究の目的

本研究では、RTOS を利用して構築された制御システムを自動的に全てハードウェア化する手法の確立を目指す。 RTOS の API を使って書かれたシステムのソースコード (C 言語) から、これをプロセッサで実行した場合と機能等価なハードウェアの設計記述を自動合成する。この際、全てのタスクやハンドラは独立したモジュールに合成し、実行可能なものは全て並列に実行することを許すことにより、システムの応答性能を飛躍的に向上させる。

本課題では、このフルハードウェア化手法を TOPPERS 以外に FreeRTOS 等の他の RTOS にも適用できるようにすること、生成される回路の規模を実用的なレベルまで削減すること、市販の高位合成ツールでシステムの合成ができるようにすること、RTOS のサービス機能を仕様に忠実に実現するハードウェアを実装すること、システム合成の自動化等の課題を解決し、提案手法の実用化に目処をつけることを目的とする。

#### 3.研究の方法

(1) TOPPERS/ASP3 以外の RTOS への適用可能性の検討

提案手法は TOPPERS/ASP3 を想定して検討していたが、幅広い応用を目指すために、FreeRTOS 等他の RTOS にも適用できることを目指し、その実現可能性を検討した。

(2) 回路規模増大を抑制するアーキテクチャの考案

現時点で生成されるハードウェアは回路規模が実用には大きすぎるという課題があるので、この解決が必須であった。アーキテクチャの方式として全く別のものを考案しているので、その実装可能性について研究を行なった。

(3) RTOS サービスのハードウェア実装

新しいアーキテクチャでは、RTOSのサービスをレジスタ転送レベルのハードウェアとして設計する必要がある。ミューテックスやデータキューをはじめとする各種サービスについて、それらを低コストで高速に実現する方式を考案し、ハードウェア設計を行なった。

(4) 汎用高位合成ツールが利用可能な方式の考案

回路規模増大の一因は、タスクの高位合成が本学の研究室で開発してきた独自のバイナリ合成システム ACAP に依存していた点にあることが判明してきたため、市販の高位合成ツールでも

タスクのハードウェア化が可能なアーキテクチャについて考案を進めた。

(5) 市販高位合成ツールを用いたバイナリ合成

上記(4)を解決するもう一つの方法として、バイナリ合成自体を市販の高位合成ツールで行うというアイデアを思いついたので、その研究も並行して行なった。

(6) RTOS サービスの到着順処理

考案したアーキテクチャでは、複数のタスクがサービス待ちをしている場合にタスクの優先 度順にサービスが実行されたが、RTOS やサービスによっては到着順処理が仕様になっているも のがあるので、RTOS の仕様通りの処理順序が実現できるように制御方式を見直した。

(7) RTOS 機能提供ハードウェアの自動生成

RTOS 機能を提供するハードウェアを、実装したい制御システムのタスク数や使用するサービスに応じて自動的に生成するシステムを実装することにより、種々の応用に利用できるようにする。

## 4. 研究成果

近年の車載機器、無人飛行機、ロボット等の制御に要求される応答性能を確保する試みとして、RTOS 機能をハードウェア実装する方法や、制御プログラムを高位合成技術によりハードウェア化する手法が提案されているが、いずれの方法でもソフトウェアとして実行される部分が残るためシステムの性能向上には限りがある。これに対し本研究では、RTOS を利用して構築された制御システムをRTOS の機能も含めて全てハードウェア化する手法により、リアルタイムシステムの応答性能を飛躍的に向上させた。回路の規模削減と市販の高位合成ツールによるシステム合成が可能なアーキテクチャを考案するとともに、RTOS の各種サービス機能をハードウェアで実現し、システムの仕様に沿ったRTOS 機能のハードウェアを自動的に生成するツールのプロトタイプを実装した。主要な成果は次の通りである。

## (1) FreeRTOS への対応

当初提案した手法は TOPPERS/ASP3 に特化したもので、その他の RTOS への適用可能性は検討していなかった。本研究では、全世界で大きなシェアを持つ FreeRTOS を対象に本手法を適用した。FreeRTOS カーネルではタスクは動的に生成され、タスクの制御用データは線形リストで管理されるが、スケジューラ起動前にタスク生成を行なっているプログラムに対象を限定し、タスク制御用データは配列で管理するようにシステムコールを修正することにより本手法の適用を可能にした。本手法に基づく合成システムを実装し、FreeRTOS 付属のデモプログラムで動作確認を行うことができた。これにより、本手法を複数の RTOS に適用できることを明らかにできた。

(2) RTOS のサービスモジュールを集約したアーキテクチャ

当初提案したハードウェアのアーキテクチャには、回路規模が実用には大きすぎるという課題があった。その一因は、RTOS のサービス機能をタスク側にリンクして高位合成していたため、同じサービスに対するハードウェアが重複生成されていることにあった。これを解決するために、RTOS のサービス機能をタスクの管理ハードウェア側に集約するというアーキテクチャを新たに考案した。小規模な例題でしか実験が行えなかったため大幅な回路規模削減は達成できなかったが、後の(4)による大幅な回路規模削減につながった。

(3) RTOS サービスのハードウェア実装

上記(2)のアーキテクチャでは、RTOS が提供するサービスをレジスタ転送レベルのハードウェアとして設計する必要がある。本研究では、タスクの制御(優先度の変更やタスクの休止・起動等)、ミューテックス、イベントフラグ、タスク通知、共有変数へのアクセス、データキュー、メッセージバッファ等を(2)のアーキテクチャ内で効率的に実行できるハードウェアを設計した。FPGA を対象に論理合成した結果、いずれのモジュールも LUT が 200 程度とコンパクトであり、かつほとんどの処理が数サイクルで実行でき、非常に高速となった。これにより、RTOS のフルハードウェア実装とそれによる高速化が現実的なものになってきた。

(4)汎用の高位合成ツールによるタスクのハードウェア化

回路規模増大のもう一つの原因は、タスクの高位合成が本学の研究室で開発してきた独自の

バイナリ合成システム ACAP に依存していた点にあることが判明してきた。そこで、本研究では、新しいタスクの制御方式を考案することにより、市販の高位合成ツールでもタスクのハードウェア化が可能なアーキテクチャを開発した。また、メモリアクセスのラッパークラスを定義して最小限の書き換えで共有変数へのアクセスを可能にする方法も考案した。これにより、Xilinx 社の Vitis HLS を用いてハードウェアが合成できるようになり、回路規模は 87%削減することができた。この成果により、RTOS のフルハードウェア実装を現実的なものにすることができた。

## (5) バイナリ合成の新しい方式

上記(4)において、独自のバイナリ合成システムから市販の高位合成に切り替えるもう一つの 手法として、入力となる機械語を高位合成可能な機械語に変換してから市販の高位合成ツール を使ってハードウェア化するという手法を考案した。実験の結果生成されるハードウェアの規 模や性能は良好であることが確認できた。この方法は、研究課題への適用だけでなく、機械語と 等価なハードウェアを自動生成する処理系の実装を容易化するという意味でも他応用へのイン パクトのある成果となった。

## (6) RTOS サービスの到着順処理

上記(2)のアーキテクチャでは、RTOSのサービス処理順序が一部のRTOSの仕様と異なっている部分があった。複数のタスクがサービス待ちをしている場合、(2)のアーキテクチャではタスクの優先度順にサービスが実行されたが、RTOSやサービスによっては到着順処理が仕様になっているものがある。この点を修正するため、(2)のアーキテクチャにおける制御方式を見直し、RTOSの仕様通りの処理順序が実現できるようにした。これによる回路規模の増大はわずかであった。

## (7) RTOS 機能提供ハードウェアの自動生成

これまでハードウェアのアーキテクチャやタスクの高位合成の方式について研究してきたが、ハードウェアは全て Verilog HDL による手設計であった。そこで本課題の研究の集大成として、RTOS の機能を提供するハードウェアを、実装したい制御システムのタスク数や使用するサービスに応じて自動的に生成するシステムのプロトタイプを実装した。これにより、本手法を種々の応用に適用することが可能になっただけでなく、タスク数を増やした場合の回路規模や遅延の増大を調べることができ、本手法の適用可能性や課題を見出すことが可能となった。

# 今後の課題は次の通りである。

タスク数が 16 を超えると、回路規模や遅延が実用上許容できない程度に増大する。ハードウェア構成にはまだ改良の余地があるので、この最適化が課題として挙げられる。 期間内に実際の応用に適用して評価を行うことができなかった。これがもう一つの課題として挙げられる。

#### 5 . 主な発表論文等

〔雑誌論文〕 計0件

( 学 全 発 表 )	16件	(うち切待護演	0件 / うち国際学会	7件 \
(子云光衣)		しつり1月1月開展	リナ/ フタ国际子云	71+ 7

1 発表者名

H. Minamiguchi, N. Ishiura, H. Tomiyama, and H. Kanbara

2 . 発表標題

Automatic Generation of Management Module for Full Hardware Implementation of RTOS-Based Systems

3.学会等名

International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2023)(国際学会)

4 . 発表年 2023年

#### 1.発表者名

M. Nakahara and N. Ishiura

### 2 . 発表標題

Arrival Order Processing of Service Requests in Full Hardware Implementation of RTOS-Based Systems

3.学会等名

International Technical Conference on Circuit/Systems, Computers and Communications (ITC-CSCC 2023)(国際学会)

4 . 発表年

2023年

# 1.発表者名

R. Nakamichi, S. Kishimoto, N. Ishiura, and T. Kondo

# 2 . 発表標題

Binary Synthesis Using High-Level Synthesizer as its Back-End

3 . 学会等名

the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022)(国際学会)

4 . 発表年

2022年

#### 1.発表者名

T. Ando, I. Muguruma, Y. Ishii, N. Ishiura, H. Tomiyama, and H. Kambara

## 2 . 発表標題

Full Hardware Implementation of RTOS-Based Systems Using General High-Level Synthesizer

#### 3.学会等名

he Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022) (国際学会)

4 . 発表年

2022年

1	以

H. Minamiguchi, M. Nakahara, Y. Ishii, Y. Shinohara, I. Muguruma, and N. Ishiura

# 2 . 発表標題

Hardware RTOS Services for Full Hardware Implementation of RTOS-Based Systems

### 3 . 学会等名

the Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI 2022)(国際学会)

### 4.発表年

2022年

## 1.発表者名

六車伊織, 石浦菜岐佐, 安堂拓也, 冨山宏之, 神原弘之

## 2 . 発表標題

RTOS 利用システムのフルハードウェア化におけるサービス処理機能の集約

#### 3.学会等名

電子情報通信学会VLSI設計技術研究会

#### 4.発表年

2021年

#### 1.発表者名

W. Nakano, Y. Shinohara, and N. Ishiura

## 2 . 発表標題

Full Hardware Implementation of FreeRTOS-Based Real-Time Systems

# 3 . 学会等名

IEEE Region 10 Conference (TENCON 2021) (国際学会)

### 4.発表年

2021年

# 〔図書〕 計0件

〔出願〕 計1件

産業財産権の名称 サービス機能の集約型リアルタイム処理装置	発明者 石浦 菜岐佐	権利者 学校法人関西学 院
産業財産権の種類、番号	出願年	国内・外国の別
特許、2021-91966	2021年	国内

〔取得〕 計0件

〔その他〕

-

# 6.研究組織

	・MIフしか中が	·	
	氏名 (ローマ字氏名) (研究者番号)	所属研究機関・部局・職 (機関番号)	備考
	吉田 信明	公益財団法人京都高度技術研究所・研究開発本部・主任研究	
研究分担者	(Yoshida Nobuaki)	員	
	(00373506)	(84304)	
	富山 宏之	立命館大学・理工学部・教授	
研究分担者	(Tomiyama Hiroyuki)		
	(80362292)	(34315)	
研究分担者	神原 弘之 (Kanbara Hiroyuki)	公益財団法人京都高度技術研究所・研究開発本部・主席研究員	
	(80373497)	(84304)	

# 7.科研費を使用して開催した国際研究集会

〔国際研究集会〕 計0件

8. 本研究に関連して実施した国際共同研究の実施状況

共同研究相手国	相手方研究機関
---------	---------