科学研究費助成事業

研究成果報告書



平成 26 年 5月 19日現在

機関番号: 30108
研究種目:基盤研究(C)
研究期間: 2010~2013
課題番号: 2 2 5 6 0 3 3 9
研究課題名(和文)光誘起電流変調を利用した多値化信号生成素子を創成するSiGeヘテロ接合特性の評価
研究課題名(英文)Investigation of SiGe/Si hetero interface to provide a device for producing multi-va lued signals using light-induced current modulation
研究代表者
藤永 清久 (Fujinaga, Kiyohisa)
北海道科学大学・創生工学部・教授
研究者番号:4 0 2 8 5 5 1 5
交付決定額(研究期間全体):(直接経費) 2,600,000 円 、(間接経費) 780,000 円

研究成果の概要(和文):SiGe/Si多重量子井戸構造による光誘起電流変調を利用した多値化信号生成素子を創出する ことを目的として,SOI基板上のSiGeの多重量子井戸構造を受光部とし,吸収された光により発生した正孔電流をその 直下の電界効果素子で検出する素子構造を提案した.シミュレーションにより多重量子井戸の量子エネルギー準位に関 する基礎データを取得し,受光部の構造設計に資した.電界効果素子として,SOI基板の埋め込み酸化膜をゲート酸化 膜に用いたバックゲート構造のMOSFETの素子特性を調べ,正孔電流検出用の電界効果素子としての有用性を検証した.

研究成果の概要(英文): A device for producing multi-valued signals using light-induced current modulation n was investigated. The device structure consisted of a light-receiving part for generating holes by laser irradiation and a p-type MOSFET for detecting hole current. The light-receiving part was made by SiGe qua ntum wells on SOI substrate. The relationship between Si barrier layer thickness and quantum energy level was obtained by the computer simulation and the simulated data was applied to design the light-receiving p art structure. The MOSFET with buried SiGe quantum well channel was formed by using the buried silicon ox ide of SOI substrate as the gate oxide. The device characteristics of MOSFET showed that the device was us eful as the MOSFET for detecting and amplifying hole current.

研究分野:工学

科研費の分科・細目: 電気電子工学 電子デバイス・電子機器

キーワード: シリコン・ゲルマニウム SOI 電界効果素子 バックゲート 正孔電流 実効移動度

1. 研究開始当初の背景

(1) 集積回路の基本素子がナノメータのス ケールにまで縮小されてきており,ほぼ物理 的な限界に達しつつある.その限界を打破す るために,新しい半導体材料の発掘や素子構 造が模索されている.とくに,量子力学的な 世界に踏み込んだ Si ナノワイヤや量子ドッ トを用いたナノデバイスの研究が展開され つつあるが,実用化の目途が立つまでには至 っていない.

(2) 新しい半導体材料の発掘という観点からは、Ge 半導体が見直されてきた.Ge 半導体は Si 半導体よりもキャリア移動度が大きく、素子の高速化に有利になるため、Si 半導体と Ge 半導体を組み合わせた新機能素子の出現が待たれている.

(3) 集積回路の高密度化が進むと半導体素 子のスイッチング時間よりも、内部配線に起 因した動作遅延により、性能が限界に達する ことが指摘されている.その解決策として、 半導体素子の縮小化とは別に、素子を多値化 する研究が必要となる.つまり、従来の素子 を複数個組み合わせて出現する機能を一個 の素子で実現できるならば、回路規模を縮小 することができ、消費電力を低減することが 可能になるからである.

2. 研究の目的

(1)本研究の目的は,光・電子技術を融合した新機能素子を提案し,近未来社会に適応したシステムの構築に貢献することにある.ここでは,受光器や電界効果素子として有望視されてきたSiGe半導体に注目し,SiGe/Si多重量子井戸構造による光誘起電流変調を利用した多値化信号生成素子を開発し,論理集積回路や記憶集積回路に組み込むことにより,通信機器や制御装置などのダウンサイジングや省電力化に貢献することを狙っている.





(2)研究対象である光誘起多値信号生成素 子を図1に示す.この素子は二層構造から成 り,底部の電界効果素子はSOI 基板の埋め込 み酸化膜をゲート酸化膜とし,SOI 上にSiGe 多重量子井戸の埋め込みチャネルを有する. この上層の受光領域は厚いSiGe 多重量子井 戸層からなり,表面にはITO 電極が形成され ている.レーザ光はこの ITO 電極を通って受 光領域に至り、ここで生成されたキャリアが 電界効果素子で検出される.素子の多値化は, ソース・ドレイン電圧(V_{DS})を負荷した状 態で、ゲート電圧(V_G)およびレーザ光の ON/OFF 制御により、ドレイン電流(I_{DS})を 変化させて行う.従って,ドレインに接続し た出力抵抗には 0, V_1 , V_2 , V_3 の4 値の電圧 信号が出現する.このように単一素子で多値 信号を生成するので、回路が簡素化され配線 量も減少し、消費電力の低減化や機器のダウ ンサイジングに有利となる.

研究の方法

本研究は次の通りに検討を進めた.最初に, 光誘起多値信号生成素子の設計に必要な構 造パラメータについて,シミュレーション技 術を利用してデータ収集を行う.次に,優れ た結晶品質および界面特性を有する SiGe/Si 多重量子井戸の気相成長技術を確立し,光吸 収特性の改善およびリーク電流の低減化を 図る.最後に、デバイスプロセスの精緻化に より、SOI (Silicon On Insulator)基板の特 徴を活かした素子構造を実現し,素子動作を 検証する.

4. 研究成果

(1) シミュレーション

① 受光領域の構造設計のシミュレーション により、受光波長と適切な量子井戸構造の関係を調べた.シミュレータは差分法に基づく、 セルフコンシスタントな量子デバイスシミ ュレータである.受光領域は厚い多重量子井 戸層からなるので、多大な要素分割が必要と なる.しかし、シミュレータでは3重量子井 戸までが限界となり、それ以上は3重量子井 戸までの計算結果を分析して予測する方針 をとった.

シミュレーションの条件は次のとおりである。

- アンドープのSi_{0.8}Ge_{0.2}/Si の2 次元量子井 戸構造を数値計算の対象とした.
- ・バリヤ層のSi エネルギーバンドギャップEg と誘電率 ϵ は次の値を用いた.
 - Eg = 1166 eV (77K)
 - $\epsilon = 11.9$
- ・Si_{0.8}Ge_{0.2}のエネルーバンドギャップEg, 誘電率 ϵ ,ホールの有効質量 m_{hh} *には次の値を用いた.
 - Eg = 1021 meV
 - $\epsilon = 12.6$
 - $m_{hh} * = 0.266$
- ・量子井戸のバンドアライメントは次のよう
 に仮定した.

$$\angle EV = 145 \text{ meV}$$

 $\angle EC = 0 \text{ meV}$

③ 3 重量子井戸構造の数値計算
 ここでは、量子井戸(量子井戸層厚L_z = 3)

nm) が 3 個隣接して存在する 3 重量子井戸 (TQW) のエネルギー準位についてのシミュ レーション結果について述べる.図2にバリ ヤ層のSi 膜厚(L_R)と基底準位(E₀)の関係 を示す. これから、L_Bが約7nm以上ではTQW のE₀は3重に縮退(スピンを考慮すると6重 に縮退)しており、3 個の量子井戸はほぼ独 立した存在であることが分かる.他方、L_Bが 約7 nm よりも狭くなると、この3 重に縮退 していた E₀が3つに分離し始め、ミニバンド (E₀₁、E₀₂、E₀₃)が形成されて行く. 図 3 に、 3つの分離したエネルギー準位 Eou, Eog および Ena におけるホールの存在比の La 依存性を示 す. これから, L_Bが小さくなるほど E₀₁ でのホ ールの存在比が増加しており,L_Bが1nm程度 にまで減少すると約 90%のホールがこの準位 に存在していることが分かる.



図 2 TQW におけるバリヤ層厚 L_Bと
 基底準位 E₀の関係



図 3 TQW における分離したエネルギー 準位間でのホールの存在比

③ フォトルミネセンス (PL) 測定において は、最下端の準位 (E_{01})のホールと伝導体の バンド端の電子とがエキシトンを形成し、そ の際に発光するフォトンが主に測定される. そこで、 $L_B = 2 \text{ nm}$ の TQW の PL スペクトルを 測定し、これから NP のピークエネルギを求 めた.これから実験値は理論値とよく一致し ており、ミニバンドが理論通り形成されてい ることが明らかとなり、SiGe 量子井戸の形成 精度および結晶品質は極めて良好であるこ とが実証された.

(2) SOI 基板を用いたバックゲート MOSFET の 電気特性

 提案した素子では SOI 基板上に SiGe の多 重量子井戸構造を受光部とし, SOI 基板の埋 め込み酸化膜をゲート酸化膜に用いた,いわ ゆるバックゲート構造の MOSFET を発生した 正孔電流の検出に利用している(図 1)。ま た, SiGe の埋め込みチャネルを MOSFET に導 入して、高速化も狙っている。SOI 基板とし ては、SOI 膜厚の均一性が優れている SIMOX 基板を使用することにした.しかし,埋め込 み酸化膜と SOI の界面に結晶欠陥が密集し, 20 nm ほど離れた SOI 層にまで影響を与える. ここでは、SOI 基板として SIMOX 基板を使用 して、SIMOX 基板の埋め込み酸化膜をゲート 酸化膜に用いたバックゲート(BG) MOSFET の 素子構造に、さらに SiGe 埋め込みチャネル を導入した MOSFET を作製した. この MOSFET の電気的特性を調べ、通常のフロントゲート (FG) MOSFET の特性と比較して, SIMOX 基板 の界面の結晶欠陥の影響を評価した.



図4 SIMOX 基板を利用した埋め込みチャ ネル型のバックゲート MOSFET の概要

② 図 4 に, MOSFET の概要を示す。ノンドー プで(100)面の SIMOX ウエハの埋め込み酸化 膜厚は 59 nm である. 283 nm の SOI 膜厚は 12 nm まで薄層化した. このウエハ上に Si_oH₄/GeH₄/H₂を用いた CVD により, Si_{0.8}Ge_{0.2} と Si の各層を 550℃で成長させた。800℃の 熱酸化で 11 nm のゲート酸化膜を形成し, P ドープ多結晶 Si でゲート電極を作製した. また, BF。のイオン注入でソースとドレインを 形成し, CVD による低温堆積の SiO₂を保護膜 として用いた. 作製した MOSFET は p 型で, チャネル長は20µm、チャネル幅は200µmで ある。なお,不純物導入等による意図的な V_{th} の調整は行っていない. 混晶膜の組成比は SIMS で測定し、各層の膜厚は断面 TEM で計測 した. なお、SOI 層は埋め込み酸化膜との界 面付近に結晶欠陥が凝集しているので 12 nm と厚くした.また,2nmのSi_{0.8}Ge_{0.2}層は13nm の Si_{0.8}Ge_{0.2} 層を突き抜けた結晶欠陥をヘテ ロ界面で抑止する目的で導入した.

③ シミュレーションにより、MOFET のゲート

電圧が無負荷の状態での基底準位は 16 meV で正孔存在率が 57%であり,その次の準位は 34 meV で正孔存在率が 28%であった.従って、 この二つの準位に殆どの正孔が存在してい ると考えられる. I_{SF} をゲート酸化膜直下の Si チャネルの電流, I_{QW} を 2 重量子井戸の埋 め込みチャネルの電流と定義すると, I_{DS} は近 似的に次式で表わされる.

 $I_{DS} = I_{SF} + I_{QW}$

FG では、ゲート電圧を負荷すると Si キャッ プ層が 1 nm しかないために、殆どの正孔は エネルギー準位が低い埋め込みチャネル層 を流れるので、 $I_{DS} \approx I_{QW}$ と考えられる。一方、 BG の場合は、SOI 膜厚が 12 nm と厚いので I_{DS} = I_{SF} + I_{QW} となる.

④ BG の V_{th} はゲート酸化膜厚が 59 nm と厚い ため,FGの場合より3.5倍大きい値になった. 図 5 に, FG と BG における実効電界 E_{eff} と正 孔の実効移動度µ_{eff}の関係を示す.BGとFG の V_{th}が大きく異なっているので、両 MOSFET のµ_{eff}は同一のE_{eff}の領域にない.BGのゲー ト酸化膜、すなわち SIMOX 基板の埋め込み酸 化膜を薄層化すると,同一の領域で比較が可 能になると思われる.また,E_{eff} の増大に対 してµ_{eff}の減少が大きいことから, ヘテロ界 面での散乱効果の影響が大きいことがわか る. これは MOSFET のゲート酸化膜を 800℃の 熱酸化で形成したために, ヘテロ界面での Ge の拡散が生じたことが原因である. また、BG では埋め込みチャネルと結晶欠陥が密集し ている SOI の表面チャネルを正孔電流が流れ るので、FG の場合よりも BG の μ_{eff} が低下す ると思われたが、BG のµ_{eff}のほぼ延長上に FGのµ_{eff} があることから, BGの SOI 界面で の結晶欠陥の影響は予想よりも小さいこと が分かった. 故に, この SiGe MOSFET の構造 は光誘起多値信号生成素子に応用できるも のと判断したが、デバイスプロセスの低温化 による素子特性の改善が今後の課題として 残された.







現在のLSIは多品種少量生産が主流になり つつあり,製造ラインには種々の品種のロッ トが流れている.ここで提案したデバイスも その中の一品種として製造されるため,製造 ラインの効率的な運営が必要になる.そのた め,製造ラインはジョブショップ型のスケジ ュールで運営されるものと考え,遺伝的アル ゴリズムと再帰的伝搬法を導入したスケジ ューリングシステムを考案し,シミュレーシ ョンにより有用性を検証した.とくに,工程 遅延に起因した再スケジューリングでは,最 適なスケジューリング手法を提供できる見 通しをつけた.

5. 主な発表論文等

〔雑誌論文〕(計 3 件)

- 藤永 清久, SIMOX 基板の埋め込み酸化 膜をゲート酸化膜に用いた SiGe p-MOSFETの電気特性,電子情報通信学会 論文誌 C,査読有, Vol. J97-C, No. 5, 2014, pp. 246-248 http://search.ieice.org/bin/index.p hp?category=C&lang=J&curr=1
- ③ <u>K. Fujinaga</u>, Effective hole mobility in SiGe buried-channel well MOSFETs on SOI by low-pressure CVD, ECS. J. Solid State Sci. Technol. 査読有, Vol. 2, No. 9, 2013, pp. Q142-Q146 DOI:10.1149/2.007309 jss

〔学会発表〕(計 5 件)

- ① 蔵 徹郎, 藤永 清久, エージェント生 産システムにおけるハイブリッドスケジ ューリングに関する研究, 電子情報通信 学会北海道支部インターネットシンポジ ウム, 2013 年 2 月
- ② 蔵 徹郎, 藤永 清久, ジョブショップ スケジューリングにおける GA と再帰的 伝搬法の比較検討, 日本経営工学会秋季 研究大会, 2012 年 11 月, 大阪工業大学, 予稿集, D16, pp. 240-241
- ③ 蔵 徹郎, 藤永 清久, GA と再帰的伝搬 法を用いたジョブショップスケジューリ ング, 電気・情報関係学会北海道支部連 合大会, 2012 年 10 月, 北海道大学, 予 稿集, No. 189
- ④ 蔵 徹郎, 藤永 清久, 機械故障による 生産遅延発生時における再スケジューリングの最適化, 電子情報通信学会基礎・ 境界ソサイエティ大会, 2012 年 9 月, 岐 阜大学, 基礎・境界論文集, A-12-8, pp. 149

- ⑤ 蔵 徹郎, 藤永 清久, 再帰的伝搬法に 基づく自立分散型のマシンスケジューリ ング,電子情報通信学会北海道支部イン ターネットシンポジウム, 2012年2月
- 6. 研究組織
- (1)研究代表者
 藤永 清久(FUJINAGA、Kiyohisa)
 北海道科学大学・創生工学部・教授
 研究者番号:40285515