科学研究費助成事業

研究成果報告書



平成 26 年 6月 2日現在

機関番号: 2 2 6 0 4					
研究種目:基盤研究(C)					
研究期間: 2011 ~ 2013					
課題番号: 2 3 5 0 0 0 6 3					
研究課題名(和文)レイアウト情報を用いたSOC市場不良率予測の高精度化手法に関する研究					
研究課題名(英文)Highly Accurate Devect Level Estimation of SOC Chips Based on Its Layouts					
研究代表者 岩崎 一彦(Iwasaki, Kazuhiko)					
首都大学東京・学術情報基盤センター・教授					
研究者番号:40232649					
交付決定額(研究期間全体):(直接経費) 4,100,000 円 、(間接経費) 1,230,000 円					

研究成果の概要(和文):従来見逃されていた配線系の故障を検出するVLSIのテスト手法を検討した.VLSIチップのセル間配線,コンタクトおよびピアに生じる故障を対象として,クリティカルエリア情報に基づく重み付き欠陥カバレージ(WFC: Weighted Fault Coverage)を提案した.この尺度を用いて,目標とする信頼性を維持しつつテストパターンを圧縮する技術を開発した.

を圧縮する技術を開発した。 3重冗長化手法は,従来,システムの信頼性向上のために用いられてきた.本研究では,パイプライン構成プロセッ サの歩留り向上と市場不良率改善へ適用した.

研究成果の概要(英文): A test method is developed to detect faults occurred at the wires in VLSI chips, w hich are not considered in the previous work. Targeting at the defects at wires, contacts, and vias, the w eighted fault coverage (WFC) is proposed. Based on the criteria a new technique is presented to compress t est pattern lengths while maintaining the defect level. Triple module redundancy (TMR) has been used to improve system reliability, and the technique is applied t o a pipelined processor to enhance the yield and defect level.

研究分野: 1003A

科研費の分科・細目: 情報学 計算機システム・ネットワーク

キーワード: 集積回路 市場不良率 VLSIテスト レイアウト情報 故障カバレージ TMR

1.研究開始当初の背景

半導体の微細化とともに,量産選別工程で 良品と判断されたチップが市場で不良とな って返品されること テストエスケー プ が問題となっている.その原因は, 半導体技術が45nm以下に微細化され配線に 起因する故障を十分には検出できないから と言われている.例えば,Cisco社ではテス トエスケープ品を詳細に調査したところ,そ の原因の約半分は配線材料の不完全充填が 引き起こす物理欠陥による遅延故障であっ た.従来からの遅延故障モデルだけでは VLSIチップの信頼性を十分に確保すること はできない.

一方で,従来の故障カバレージから求めた 市場不良率が実際の返品率よりも大幅に小 さいという現実との乖離も問題となってい る.つまり,より複雑な故障モデルを構築し, それに対して過剰にテストしている可能性 がある.現実的に有効な市場不良率を得るた めには,従来からの様々な故障モデルに対し てより高い故障カバレージを達成すれば良 いとは限らない.

また, VLSI チップの製品寿命が短くなっており, 早期に歩留りを改善しなければならないという課題もある.一定程度製造欠陥が存在することを許容し,その欠陥をマスクする技術を検討すべき段階にある.

2.研究の目的

本研究の目的は,従来見逃されていた配線 系の故障を検出する手法を考案することで ある.このテスト手法は微細化プロセスの現 象をより現実的に反映するものである.VLSI のセル間配線,コンタクトおよびビアに生じ る故障を対象として,クリティカルエリア (CA: Critical Area)情報に基づく重み付き 欠陥カバレージ(WFC: Weighted Fault Coverage)を提案する.この尺度を用いてよ り正確な市場不良率を得る.同時に,目標と する市場不良率を維持しつつテストパター ンを圧縮する技術も期待できる.

3 重 冗 長 化 (TMR: Triple Module Redundancy)手法は,従来,システムの信 頼性向上のために用いられてきた.本研究で は,パイプライン構成プロセッサの歩留り向 上と市場不良率改善へ応用する.すなわち, 3 重化することによってチップ面積は3倍に 増加するが,マスクされる欠陥もあり歩留り は向上する.面積と歩留りはトレードオフの 関係にあり,特に欠陥密度が高い場合,すな わちプロセスの立ち上げ段階で,有効な手法 となりうることを示す.

上記の諸計算には膨大な時間を要することがある.適切な間隔でチェックポイントを保存することが望まれるので,この点からも検討を実行する.

3.研究の方法

上記研究を進めるため,表1に示すベンチ マーク回路(ISCAS85の8個,ISCAS89の 27個)に対してレイアウト設計を実施した. 用いたセルライブラリは NANGATE 45nm open cell library である.レイアウトの条件 は以下の通りである.

- ・配置の利用率 70%
- ・クロック優先
- ・配線混雑度を緩和する最適化
- ・ビアの冗長化

表1 ベンチマーク回路					
ISCAS85	ISCAS89				
c880	s27	s298	s344	s349	
c1355	s382	s400	s420	s444	
c1980	s510	s526a	s641	s713	
c2670	s820a	s832a	s838		
c3540	s953a	s1196b	s1238	a	
c5315	s1423a	s1488	s5378a		
c6288	s9234a	s13207a	s15850a		
c7552	s35932	s38471	s3858	4	

本研究で用いるデータはレイアウトに依 存するため,以下では上記レイアウトに基づ くデータを

LN45-c/s 回路番号 と表記することにする.

4.研究成果

(1) クリティカルエリアの算出

図1は半導体チップ上のブリッジ欠陥 CA の一例を示している 配線A と配線 B 間に粒 径rの導電性異物が生じた場合にブリッジ欠 陥を生じ,欠陥を生じる異物の中心面積を CA と呼ぶ.図中の灰色の部分が CA に相当 する.





粒径 r の欠陥の発生確率 d(r)は,式 d(r)= r^(-x)

に従うことが経験的に知られている.係数 x は1<x<3程度と言われている.まず,0.05 um,0.1 um,0.2 um,0.4 um,0.8 um,1.6 um の6通りの欠陥粒径に対して個別にクリティ カルエリアを算出した.LN45-s9234a に対す る結果を図 2 に示す . 例えば , 粒径 r = 0.2um に対し 4um² , 30um²の大きさの CA はそれぞれ 約 3,300 個 , 約 300 個生じている . 同様に , 粒径 r = 0.4um に対し 4um² , 30um²の大きさ の CA はそれぞれ約 200 個 , 約 2,700 個生じ ている . 粒径が大きくなるほど生じる CA の ピークが右にシフトしている . より大きな粒 径に対してより大きな CA が生じやすいため である .





一方,より粒径の小さい異物はより多く生 じる.すなわち,図2で示されるCAに対し て発生頻度を考慮してCAの影響を考えなけ ればならない.そこで前記6個の欠陥粒径に 対してそれぞれ1/x乗して加重平均し,欠陥 粒径分布を考慮したCAを求めた.しかし, CAの計算には膨大な手間が必要であり,でき れば計算する粒径の数を減らすことが望ま しい.



図 3 LN45-s5378a の各信号線における配線 オープン欠陥クリティカルエリア CA および ビアオープン欠陥クリティカルエリア CA

図3に,LN45-s9243に対するオープン欠陥 の発生頻度を考慮したCAの分布を示す.AII で示されている破線は,0.05um,0.1um,0.2um, 0.4um,0.8um,1.6umの6通りに対して1/x 乗して加重平均を求めた値である.これに対 して,1個あるいは2個の粒径に対して計算 を実行した.その結果,0.1umと1.6umを組 み合わせたものが比較的近い値を示してい る.他の組合せも遜色ないと言える.すわな ち,CAの計算には長大な時間が必要であるが, 代表するいくつかの粒径に対して CA を求め ることによって良い近似が得られることを 示している.言い換えると,精度を落とすこ となく計算の手間を大幅に減らすことがで きる.

(2) ネットリストからの CA 予測

実際のレイアウトを用いずに各故障の CA を推定することによって,設計の早期段階で のテストパターン生成が可能となると期待 できる.本研究では,論理構造に基づく指標 を算出し,実際のクリティカルエリアとの相 関について評価をした.

対象回路のネットリストにおいて,各信号線(ゲート出力)に対して下記のパラメータを抽出し,レイアウトから得られたクリティカルエリアの値との相関を調べた.

- ・ゲートのファンイン数,ファンアウト数
- ・入力/出力ポートからの最大/最小段数
- ・ネットリスト内の行位置





図 4 LN45-c1355 におけるファンアウト数お よびネットリスト上の距離とオープン欠陥 クリティカルエリア CA

ゲートのファンアウト数とネットリスト 内の行位置を考慮した評価指標を av(FANOUT, #LINE)と表すことにする.ベンチマーク回路 LN45-c3540 に対するこの指標とオープン欠 陥 CA の関係を図 4 に示す.相関係数は 0.88 である.ネットリスト上のファンアウト数あ るいはネットリスト上で離れたノードを配 線する場合に ,当該部分の CA が大きくなる . av(FANOUT, #LINE)の平均値は 0.104 であっ た.av(FANOUT, #LINE)の値が平均以上とな った信号線は,514本中145本であった. 方,これら145本の信号線に対するクリティ カルエリアの総和は,全体の約62%となった. すなわち,上記以外の指標,ゲートのファン イン数,入力/出力ポートからの最大/最小 段数,到達達可能な入力/出力ポート数につ いては顕著な相関は見られなかった.

図 5 に, LN45-s5378a の各信号線における 配線オープン欠陥 CA およびビアオープン欠 陥 CA を示す.横軸は各信号線の番号を表し オープン欠陥 CA が大きい順に並べてあり, 灰色の実線で表されている.左側の縦軸はオ ープン欠陥 CA であり,右側の縦軸はビア欠 陥 CA を表す.ダブルビアに欠陥が生じる可 能性は無視できると考えた.横軸に重なって いる点は当該配線にセル間配線のビアがな いか或いはダブルビアとなっていることを 示している.セル内のビアおよびコンタクト に生じる欠陥については,従来からのセル故 障として検出できるので,本研究の対象外と した.

図5から,長い配線はより多くのビアを持つことが分かる.配線オープンとビアオープンは同じテストパターンで検出できるので,オープン欠陥をより多く検出することでビア欠陥検出向上につながる

ネットリストから CA を予測できれば,設 計の早期にテストパターン生成を実行でき, 設計期間の短縮にもつながる.



図 5 LN45-s5378a におけるオープン欠陥 クリティカルエリア CA とビア数

(3) 重み付き故障カバレージ

与えられたテストパターンセットに対す る故障カバレージをより高精度に見積もる 手法について検討した.得られた CA から, ブリッジ故障に対して,各故障の発生頻度に 基づく重み付き故障カバレージを導出する. 故障モデルとして,AND型/OR 型ブリッジ故



図 6 LN45-c1355 におけるブリッジ故障カ バレージおよび重み付きブリッジ故障カバ レージ導出結果(1パターン毎)

障モデルを想定した.各回路に対して以下を 求めた.

・縮退故障カバレージ:FCs

・重みなしブリッジ故障カバレージ:FCbr

・重み付きブリッジ故障カバレージ:WFCbr

また,より少ないパターン数で高い重み付 きプリッジ故障カバレージを達成するため, テストパターンの並べ替えについても検討 を実行した.

図 6 に, LN45-c1355 における 1 パターン 毎の故障カバレージの算出結果を示す.ある パターンに対して,重みなしプリッジ故障カ バレージ FCbr を横軸として,重み付きブリ ッジ故障カバレージ WFCbr を縦軸としてプロ ットしたものである.LN45-C1355 ではテスト パタン 97 個のうち,77 パターンで WFCbr > FCbr となった.また,WFCbr と FCbr との差 は最大で 0.24 であった.すなわち,図 6 に おて,左上に位置するテストパターンから順 番に投入することにより,重み付き故障カバ レージ WFCbr をより早く向上させることがで きる.



図 7 各ベンチマーク回路における並べ替え アルゴリズム適用後の WFCbr99%達成パター ン数 (FCbr99%に対する相対値)

図7 に,カバレージの目標値を99%とした 場合の重みなしおよび重み付き故障カバレ ージの相対値を示す.例えば,欲張り法(ア ルゴリズム3)による並べ替えを実行するこ とにより,テストパターン長LN45-c1355 に 対しては約1/10 に,LN45-c7552 に対しては 約1/3 に減少した.

重み付きブリッジ故障カバレージを対象 としてテストパターンの並べ替えすること により,今回実験を行った全ての回路におい て,目標故障カバレージ 95%および 99%を達 成するためのテストパターン数を削減でき た.特に,欲張り法(アルゴリズム 3)を適 用した場合,全ての回路おいてテストパター ン数を 50%以上削減した. (4) TMR を用いた歩留り改善

パイプラインプロセッサのステージ毎に TMR を適用し,開発初期段階の歩留り及び欠 陥レベルが改善されることを示した.

各ステージの内部構造として,本研究では 図8に示す12種類の構造を考える構造(1), (2),および(3)では,モジュールは1個だけ であり,TMR構成とはなっていない.上記以 外の構造(4) - (12)においてはモジュール が3重化されており,構造(4) - (9)および 構造(11) - (12)では1個以上のボータ備え ている.ボータは3個のモジュールの出力を 比較し,2個以上のモジュールからの結果が 一致すればそれを出力し,一致しなければエ ラー信号を出力する.

歩留りおよびチップ面積の両方を考慮し た製造コストの尺度として,良品1チップ当 り面積(APY: Area Per Yield)を導入した. 12 通りの可能なステージ構造を考慮し,良 品1チップ当り面積と欠陥レベルを変数に持 つ評価関数を最大化するようなパイプライ ン構成を,遺伝的アルゴリズム(GA: Genetic Algorithm)を用いて探索した.探索結果か ら,元のチップの歩留りが低い場合に,TMR の適用によって歩留り,良品1チップ当り面 積,欠陥レベルが改善されることを示した.



図 8 パイプラインプロセッサの各ステージ における検討対象とした TMR 構成

図9に, 良品1チップ当り面積の計算結果 を示す.n = 20 において欠陥密度0.1 から 1.5 の範囲では, 冗長化していない元のチッ プの方が低い良品1チップ当り面積を示した. 一方, 欠陥密度が1.5を越えるとTMR化した 方が良品1チップ当り面積が有利となってい る.このことから, TMRの適用は元のチップ の歩留りが低い場合に, 製造コストの観点か ら有効である.





(5) チェックポインティング

CA の計算および故障シミュレーションに は膨大な計算時間を必要とする.適切なチェ ックポイントを保存しながら計算を実行す ることが現実的である.

一定の時間間隔ごとにチェックポイント を作成し,有限個のチェックポイントデータ を保持するようなハイブリッドステートに ついて検討した.ロールバック距離分布の観 点から効果的なチェックポイント時間配列 を実現するチェックポイント空間の再利用 手法を提案した.本来の最適なチェックポイ ント間隔を設定できない場合,ロールバック 距離分布を考慮しない手法と比較して,提案 手法はより少ないオーバヘッドを達成する ことを数値例により示した.

5.主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

[雑誌論文](計 1 件) R. Suzuki, M. Ohara, <u>M. Arai</u>, S. Fukumoto, and <u>K. Iwasaki</u>, "Checkpoint Time Arrangement Rotation in Hybrid State Saving with a Limited Number of Periodical Checkpoints," IEIEC Trans. Inf.&Syst., Vol. E96-D, No. 1, pp. 141-145, Jan. 2013.

〔学会発表〕(計18件)

<u>新井雅之</u>, <u>岩崎一彦</u>, "パイプラインプ ロセッサ向けカスケード TMR の欠陥レベ ル評価に関する一考察,"電子情報通信学 会コンピュータシステム研究会,電子情 報通信学会ディペンダブルコンピューテ ィング研究会, CPSY2011-6, DC2011-6, pp. 29-34, 2011年4月. 福本聡, <u>新井雅之</u>,原慎哉,<u>岩崎一彦</u>, "ランダムパターンテストにおける故障 検出率分布に関する考察,"電子情報通 信学会ディペンダブルコンピューティン グ研究会, DC2011-6, pp. 1-4, 2011年6 月. M. Arai and K. Iwasaki, "Area Per Yield and Defect Level of Cascaded TMR Pipelined Processors." for International Test Conference (ITC), Poster 27, Sept. 2011. M. Arai, and Κ. lwasaki. "Area-Per-Yield and Defect Level of Cascaded TMR for Pipelined Processors." Pacific Rim International Symposium on Dependable Computing (PRDC), pp. 264-271, Dec. 2011. 新井雅之,井出創,岩崎一彦,"パイプ ラインプロセッサ向けカスケード TMR に おける遺伝的アルゴリズムを用いた構成 探索,"電子情報通信学会コンピュータ システム研究会、CPSY2011-94、電子情 報通信学会ディペンダブルコンピューテ ィング研究会, DC2011-98, pp. 211-217, 2012年3月. <u>新井雅之</u>,清水貴弘,<u>岩崎一彦</u>, "レイ アウトを考慮したブリッジ/オープン故 障カバレージの高精度見積法,"電子情 報通信学会ディペンダブルコンピューテ ィング研究会, DC2012-13, pp. 27-32, 2012年6月. M. Arai, Y. Shimizu, and K. Iwasaki, "Note on Lavout-Aware Weighted Probabilistic Bridae Fault Coverage, "Asian Test Symposium (ATS), pp. 89-94, Niigata, Nov. 2012. "クリ 清水貴弘,<u>新井雅之,岩崎一彦</u>, ティカルエリア解析に基づく故障カバレ ージ見積りに関する一考察,"電子情報 通信学会ディペンダブルコンピューティ ング研究会, DC2012-82, pp. 13-18, 2013 年2月. M. Arai and K. Iwasaki, "Layout-Aware Weighted Bridge/Open Fault Coverage Considering Multiple Defect Sizes," International Test Conference (ITC), Poster 8, Sept. 2013. M. Arai, Y. Nakayama, and K. Iwasaki, "Note on Test Pattern Reordering for Fault Weighted Coverage Improvement." Workshop on High-Level and RTL (WRTLT), IV.1.F, Nov. 2013. 中山裕太,新井雅之,史紅波,岩崎一彦, "異なる欠陥粒径とビアオープンを考慮 した重み付き故障カバレージに関する-考察,"電子情報通信学会ディペンダブ ルコンピューティング研究会, DC2013-84, pp. 31-36, 2014年2月, 他7件

〔図書〕(計 1 件)

S. Nakamura, G. H. Qian, and M. Chen, edited, "Reliability Modeling with Applications," Chapter 11, M. Ohara, <u>M. Arai</u>, S. Fukumoto, and <u>K. Iwasaki</u>, "Hybrid Coordinated Checkpointing Techniques Using Incremental Snapshots," pp. 195-213, World Scientific, 2014.

〔産業財産権〕

なし

〔その他〕

- なし
- 6.研究組織
- (1)研究代表者 岩崎 一彦(IWASAKI, Kazuhiko)
 平成 23 年 4 月 1 日-平成 25 年 3 月 31 日 首都大学東京・システムデザイン学部・ 教授
 平成 25 年 4 月 1 日-平成 26 年 3 月 31 日
 同大学・学術情報基盤センター・教授
 研究者番号: 40232649

(2)研究分担者 新井 雅之(ARAI, Masayuki)
平成 23年4月1日-平成25年3月31日
首都大学東京・システムデザイン学部・助教
平成25年4月1日-平成26年3月31日
日本大学・生産工学部・助教
研究者番号: 10336521