

科学研究費助成事業 研究成果報告書

平成 27 年 6 月 8 日現在

機関番号：13601

研究種目：基盤研究(C)

研究期間：2012～2014

課題番号：24560328

研究課題名(和文)大電流プレーナパワーインダクタ内蔵LSIパッケージ集積化電源の研究開発

研究課題名(英文) Research and development of DC power supply integrated in LSI package with embedded planar power inductor

研究代表者

佐藤 敏郎 (Sato, Toshiro)

信州大学・学術研究院工学系・教授

研究者番号：50283239

交付決定額(研究期間全体)：(直接経費) 4,100,000円

研究成果の概要(和文)：本研究は、CMOSロジックLSIへの直流電源供給をモチーフに、Zn-Feフェライトめっき厚膜とカルボニル鉄/エポキシ複合材料厚膜を磁心に用いた有機インターポーザ内蔵パワーインダクタの開発と、有機インターポーザ集積化CMOSスイッチ降圧DC-DCコンバータを試作・評価したものである。フェライト厚膜スパイラルインダクタを用いた180nm-CMOSスイッチ降圧DC-DCコンバータはスイッチング周波数50MHzで動作し、2V入力・0.855V・1A出力時の主回路効率は74%であった。本研究の成果はパッケージレベルの直流電源グリッドの確立をとおして電子機器の省電力化に貢献するものと期待される。

研究成果の概要(英文)：In this study, in order to realize the DC power supply to CMOS logic LSI, power inductors embedded in an organic interposer using two types of magnetic cores (Zn-Fe ferrite thick film and carbonyl-iron/epoxy composite thick film) have been developed, and the CMOS switch buck DC-DC converter has been developed and evaluated. The developed 180 nm-CMOS switch buck DC-DC converter with embedded Zn-Fe ferrite core inductor has typical specifications as follows; switching frequency; 50 MHz, main circuit conversion efficiency; 74% at 2 V input/0.855V-1A output condition. The interposer-embedded power inductor and interposer-integrated CMOS switch DC-DC converter technologies will enable to realize the package-level DC power grid contributing to save electric energy in various electronic systems.

研究分野：電気電子工学

キーワード：パワーエレクトロニクス LSIパッケージ パッケージレベルDCパワーグリッド DC-DCコンバータ パワーインダクタ

1. 研究開始当初の背景

LSI のパワーデリバリーは 1 個の電源から複数の LSI に電力を供給する集中電源方式から、最近では、LSI の電源電圧の低電圧化が進み、配線損失の低減を目的に電源配線を極力短くして LSI 近傍に DC-DC コンバータを配置する分散電源方式が主流となっている。さらに次世代電源構成としてパッケージ集積化電源方式、LSI オンチップ電源方式の検討が進められてきたが^①、電源用インダクタやコンデンサは LSI とは別の工程で作製する方がコストや信頼性の点で有利である。

パッケージ集積化電源では、電源主回路のインダクタとコンデンサをパッケージに内蔵する必要があり、コンデンサについては、低背のチップキャパシタのパッケージ内蔵化が進んでいる。一方、パワーインダクタは低背化が難しく、パッケージ内蔵が遅れているのが実情である。インダクタに磁心材料を用いることができれば、インダクタのサイズ縮小や磁気シールド効果によってパッケージ内周辺配線や LSI 内部回路への誘導ノイズの軽減が期待できるものの、磁心材料を用いたパワーインダクタのパッケージ内蔵の事例はほとんどない。

2. 研究の目的

本研究は、LSI の次世代電源構成として期待されるパッケージ集積化電源の技術確立を目的に、インダクタ用磁心としてスピンスプレー法フェライト厚膜と金属磁性微粒子分散複合材料に着目して磁心材料の開発を行い、パワーインダクタのパッケージ内蔵プロセスを確立するとともに、有機インターポーザ集積化 CMOS スイッチ DC-DC コンバータの試作と特性評価を行ったものである。

3. 研究の方法

以下に述べる 5 項目について研究を実施した。

- (1) DC-DC コンバータの目標仕様の設定
- (2) 有機インターポーザ内蔵インダクタ用磁心材料の作製技術の開発
- (3) 有機インターポーザへのパワーインダクタ内蔵技術の開発
- (4) 有機インターポーザ集積化 CMOS スイッチ降圧 DC-DC コンバータの試作と評価
- (5) LSI パッケージ集積化電源の高性能化に向けたインダクタの検討

4. 研究成果

(1) DC-DC コンバータ目標仕様の設定

本研究では低電圧 LSI への電源供給をモチーフにパッケージ集積化 CMOS スイッチ降圧 DC-DC コンバータを試作した。DC-DC コンバータの目標仕様は以下のとおりである。

- ・ 2V 入力、時比率 0.5、1A 出力
- ・ スイッチング周波数 ; 10~100MHz

(2) 有機インターポーザ内蔵インダクタ用磁心材料の作製技術の開発

有機インターポーザへのパワーインダクタ内蔵を実現するため、有機インターポーザの耐熱温度 (200°C) 以下のプロセス温度で作製可能な磁心材料の検討を行なった。

①スピネルフェライト厚膜磁心材料

90°Cの低温でスピネルフェライトを合成できるスピンスプレー法フェライトめっき法^②(図 1(a))を採用した。本方法による 10 μm 厚 Zn-Fe フェライト厚膜の磁気特性は下地凹凸に大きく影響されることを明らかにし、有機インターポーザにおけるガラスフィラー/エポキシビルドアップ層の数 μm の表面凹凸を低温硬化ポリイミド層で緩和することでフェライト厚膜の下地を平坦化する方法を開発した。図 1(b)は Zn-Fe フェライト厚膜の特性に及ぼすポリイミド平坦化層の効果を示したものであり、平坦なガラス基板に成膜した場合と同等の低保磁力 (約 15 Oe) と高透磁率 (約 50 の比透磁率)、約 300MHz の自然共鳴周波数が得られることを確認した。

②金属磁性微粒子分散複合材料

段差被覆性に優れるメタルマスク印刷と 140°C 硬化で作製可能な 1.1 μm 径カルボニル鉄粉 (CIP) /エポキシ複合材料を開発した (図 2)。複合材料磁心はうず電流の抑制に有効な微細な鉄粉周囲を非磁性エポキシ樹脂が取り囲み、大きな磁界でも磁気飽和しにくい低透磁率/恒透磁率特性を示し、100MHz 以下の周波数では磁気損失 (μ²) も小さい。







図1 フェライト厚膜の作製法とZn-Feフェライト厚膜の平坦化ポリイミド下地層の効果



(b) 54 vol.%カルボニル鉄粉/エポキシ複合材料の断面写真



(c) 54 vol.%カルボニル鉄粉/エポキシ複合材料の磁気特性

図2 カルボニル鉄粉/エポキシ複合材料の作製方法と断面写真、磁気特性の例

(3) 有機インターポーザへのパワーインダクタ内蔵技術の開発

①フェライト磁心開磁路型インダクタ

Zn-Fe フェライト厚膜は良好な軟磁性を発揮するために平坦な下地を必要とし、閉磁路インダクタに適用することが難しい。本研究では、平面スパイラルコイルを Zn-Fe フェライト厚膜でサンドイッチする開磁路構造を採用した。この構造は内部コイル導体への高周波磁束の鎖交によって交流銅損が増大する欠点があるものの、上下磁心が高周波磁束をシールドし、近傍配線へのノイズ抑制効果が高い利点を有する。

図3は10 μm厚 Zn-Fe フェライト厚膜を用いた開磁路型インダクタの有機インターポーザ内蔵プロセスを示したものである。フットプリントは約 1mm 角である。ガラスファイバー/エポキシビルドアップシートのラミネーション工程を利用して 100/30 μm ライン/スペースの 800 μm 角・25 μm 厚銅スパイラルコイルの段差を平坦化し、上部フェライト厚膜を形成する。本方法はフェライト厚膜作製工程の追加のみでインターポーザへのインダクタ内蔵を実現できる。

②ハイブリッド磁心インダクタ

平坦な下地を必要とする Zn-Fe フェライト




図3 フェライト磁心開磁路型インダクタの有機インターポーザ内蔵プロセス




図4 ハイブリッド磁心準閉磁路型インダクタの有機インターポーザ内蔵プロセス

厚膜と、段差被覆性に優れるカルボニル鉄粉/エポキシ複合材料の利点を活かしたハイブリッド磁心準閉磁路型インダクタを開発した。図4に有機インターポーザへの内蔵プロセスを示す。このインダクタはスパイラルコイルの下部平坦部に Zn-Fe フェライト厚膜を配置し、スパイラルコイルを埋め込むようにカルボニル鉄粉/エポキシ複合材料を形成して作製される。下部フェライトとコイル間のポリイミド絶縁層が薄いエアギャップ層として作用するため完全な閉磁路ではな




図5 有機インターポーザ内蔵プレーナインダクタの諸特性

表1 DC-DCコンバータの設計仕様

	仕様	備考
入力電圧, V_{IN}	2.0 V	PMOS スイッチ時比率 D ; 0.5
負荷電流, I_{LOAD}	1.0 A	
CMOS スイッチ	3.3 V 耐圧	180nm-CMOS
Zn-Fe フェライト磁心インダクタ	4.6 nH@50 MHz	R_{DC} ; 25 m Ω
空心インダクタ	1.1 nH@50MHz	

いが、コイル導体間の複合材料が磁束をバイパスし、コイル交流銅損が低減される。

③試作インダクタの特性

試作した有機インターポーザ内蔵2ターンスパイラルインダクタの諸特性を図5に示す。Zn-Fe フェライト磁心開磁路型インダクタは数十 MHz 帯で約 5 nH のインダクタンスを有し、70MHz で Q 値が最高 (12.5) となる。一方、ハイブリッド磁心インダクタはインダクタンス、 Q 値ともにフェライト磁心インダクタを上回る。直流重畳特性の測定結果によれば、1A 程度の直流電流の範囲では両インダクタともにインダクタンスは一定であり、ハイブリッド磁心インダクタは 2A 程度まで定インダクタンス特性を示す。なお、直流コイル抵抗は約 25 m Ω である。

(4) CMOS スイッチ降圧 DC-DC コンバータの試作と評価

Zn-Fe フェライト磁心開磁路型インダクタを用いて CMOS スイッチ降圧 DC-DC コンバータを試作した。DC-DC コンバータの設計仕様を表1に示す。

①CMOS スイッチの最適設計

東京大学大規模集積システム設計教育研究センターを利用して CMOS スイッチを試作するにあたり、10~100MHz スイッチングへの適用とコストの観点から 3.3 V 耐圧 180 nm-CMOS スイッチを採用した。

本研究では、DC-DC コンバータの全損失 (CMOS スイッチのスイッチング損失とオン損失、ゲートドライバ損失、インダクタ損失の合計) が最小となるように、SPICE シミュレータを用いて CMOS スイッチのゲート幅を最適設計した。

図6は 180 nm-CMOS スイッチのトータルゲート幅 $W (= W_N + W_P)$ ならびにスイッチング周波数と DC-DC コンバータの全損失の

関係を示したものである。 W_N は NMOS スイッチのゲート幅、 W_P は PMOS スイッチのゲート幅である。CMOS スイッチのスイッチング損失とオン損失を最適化する Hazucha ら^④ のゲート幅設計法にもとづき、180 nm-CMOS スイッチの PMOS ゲート幅 W_P と NMOS ゲート幅 W_N のゲート幅比 $\alpha (= W_P/W_N)$ を 2.26 に設定した。

図6の SPICE シミュレーションの結果からわかるように、CMOS スイッチのトータルゲート幅 150 μm 、スイッチング周波数 40MHz でコンバータの全損失が最小となる。ゲート幅比 $\alpha (= 2.26)$ から、PMOS ゲート幅 W_P を 104 μm 、NMOS ゲート幅 W_N を 46 μm に決定し、180 nm-CMOS スイッチを試作した。なお、CMOS スイッチのチップ内には電源ラインのデカップリング、ならびに出力側平滑用を目的に MOS キャパシタを集積している。

②DC-DC コンバータの試作と評価

図7に試作した DC-DC コンバータの回路図、図8に上面写真を示す。Zn-Fe フェライト磁心開磁路型インダクタを内蔵した有機インターポーザ上部に 2.5 mm 角 180 nm-CMOS スイッチをフリップチップ実装して DC-DC コンバータを構成した。

図9に試作した DC-DC コンバータの特性を示す。ハイサイド PMOS スイッチのオン時比率を 0.5 に固定して評価している。PMOS と NMOS スイッチの同時オンによる貫通電




図6 180 nm-CMOS スイッチのトータルゲート幅ならびにスイッチング周波数と DC-DC コンバータ全損失の関係 (Zn-Fe フェライト磁心開磁路インダクタを用いた場合)





図7 試作した有機インターポーザ集積化 DC-DC コンバータの回路図


流を抑制するために NMOS スイッチにデッドタイムを設けており、図9の結果は最適デッドタイム条件で測定した電源特性を示すものである。図中には、空心スパイラルインダクタを用いた DC-DC コンバータの特性についても併記して示している。Zn-Fe フェライト磁心閉磁路インダクタを用いた 50MHz スイッチング DC-DC コンバータの 0.85V-1A 出力における変換効率は約 68%で、ゲートドライバを除いた主回路効率 は 74%になる。空心スパイラルインダクタを用いた場合の主回路効率は 67%程度であり、インダクタへのフェライト磁心装荷による明確な電源特性の向上が示された。

(5) LSI パッケージ集積化電源の高性能化に向けたインダクタの検討




(b) 上面写真

図8 試作した有機インターポーザ集積化 DC-DCコンバータの上面写真



(a) 出力電圧-負荷電流特性



(b) 変換効率-負荷電流特性

図9 有機インターポーザ集積化DC-DCコンバータの特性 (時比率0.5一定)




図10 積層スパイラルコイル/コンポジット材料磁心閉磁路型インダクタ

電源効率を向上させるにはインターポーザ内蔵パワーインダクタのインダクタンスの増大と高Q化が必要である。図10に示した三次元電磁界シミュレータによる特性解析の結果、平面コイルを縦方向に積層した積層スパイラルコイル/コンポジット材料磁心閉磁路型インダクタ構造がこれまでとほぼ同じ約 1mm 角のフットプリントで 40 nH 程度のインダクタンスと、30 を超える Q 値が得られることを明らかにした。

(6) まとめ

本研究によって磁心装荷パワーインダクタの有機インターポーザへの内蔵と CMOS スイッチ DC-DC コンバータのパッケージ集積化技術が確立され、今後、複数の電源を必要とするマルチコア LSI や次世代システムインパッケージの直流電源網の基盤技術の確立に繋がるものと期待される。

<引用文献>

- ① 大石基之, 他: 日経エレクトロニクス, 2005 年 8 月号, 81-101.
- ② 松下伸広, 他: 表面技術, 61 (6), 2010, 425-431.
- ③ P. Hazucha et al.: IEEE J. Solid-State Circ., 40(4), 2005, 838- 845.

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文] (計 7 件)

- (1) K. Hagita, Y. Yazaki, Y. Kondo, M. Sonehara, T. Sato, T. Fujii, K. Kobayashi, S. Nakazawa, H. Shimizu, T. Watanabe, Y. Seino, N. Matsushita, Y. Yanagihara, T. Someya, H. Fuketa, M. Takamiya, and T. Sakurai: "CMOS Switch Buck DC-DC Converter Fabricated in Organic Interposer with Embedded Zn-Fe Ferrite Core Inductor", *Jour. Magn. Soc. Japan.*, 査読有, 39(2), 2015, 71-79.
- (2) H. Fuketa, Y. Shinozuka, K. Ishida, M. Takamiya, T. Fujii, H. Shimizu, K. Kobayashi, T. Sato, T. Sakurai: "Efficiency Increase in On-Chip Buck Converter by

Introduction of High Permeability Material to Inductor on Interposer”, *Jour. Japan Soc. Powder and Powder Metallurgy*, 査読有, 61(S1), 2014, S340- S342.

- (3) Yuichiro Yazaki, Kazuma Ishidate, Kazuhiro Hagita, Yuta Kondo, Saki Hattori, Makoto Sonehara, Toshiro Sato, Tetsuro Watanabe, Yuto Seino, Nobuhiro Matsushita: “Embedded Planar Power Inductor in an Organic Interposer for Package-Level DC Power Grid”, *IEEE Trans. Magn.*, 査読有, 50(11), 2014, #8401304, 4 pages.
- (4) Yuichiro Sugawa, Kazuma Ishidate, Makoto Sonehara, Toshiro Sato: “Carbonyl-Iron/ Epoxy Composite Magnetic Core for Planar Power Inductor Used in Package-Level Power Grid”, *IEEE Trans. Magn.*, 査読有, 49(7), 2013, 4172- 4175.
- (5) Shinya Okazaki, Asako Takeuchi, Akihiro Takeshima, Makoto Sonehara, Toshiro Sato, Nobuhiro Matsushita: “Fabrication of a Zn ferrite thick film planar power inductor for DC-DC converter LSI package”, *Electronics and Communications in Japan*, 査読なし, 96(4), 2013, 53-60.

他に 2 件

[学会発表] (計 22 件)

- (1) Yuichiro Yazaki, Kazuma Ishidate, Kazuhiro Hagita, Yuta Kondo, Saki Hattori, Makoto Sonehara, Toshiro Sato, Nobuhiro Matsushita, Tetsuro Watanabe, Yuto Seino: “Embedded planar power inductor in organic interposer for package-level DC power grid”, *IEEE Internat. Magn. Conf. (INTERMAG2014)*, ER-09 (May 7, 2014, Dresden, Germany).
- (2) Kazuhiro Hagita, Hiroki Kobayashi, Fumihiko Sato, Yuichiro Yazaki, Makoto Sonehara, Toshiro Sato, Tetsuro Watanabe, Nobuhiro Matsushita, Tomoharu Fujii, Hiroshi Shimizu, Kazutaka Kobayashi: “Magnetic Properties of Spin-sprayed Ferrite Film Deposited on Glass/Epoxy Build-up Layer in Organic Interposer Substrate”, *11th Internat. Conf. Ferrites*, 17pP-51 (Apr. 16, 2013, Okinawa, Japan).
- (3) Yuichiro Sugawa, Kazuma Ishidate, Makoto Sonehara, Toshiro Sato: “Carbonyl-iron/ epoxy composite magnetic core for planar power inductor used in POL DC-DC converter for package-level power grid”, *2013 Joint MMM/INTERMAG Conf.*, HU-04 (Jan. 17, 2013, Chicago, IL, USA).
- (4) Toshiro Sato, Makoto Sonehara, Hiroki Kobayashi, Fumihiko Sato, Kazuhiro Hagita, Rie Takeda, Nobuhiro Matsushita, Tomohiro Fujii, Shinji Nakazawa, Hiroshi Shimizu, Kazutaka Kobayashi, Yasuhiro Shinozuka, Yuji Fuketa, Makoto Takamiya, Takayasu Sakurai: “Magnetic core power inductor

embedded in plastic interposer toward power supply integrated in LSI Package (invited)”, *Internat. Workshop on Power Suppl. on Chip 2012 (PowerSoc'12)*, 7-2, (Nov. 18, 2012, San Francisco, CA, USA).

- (5) Toshiro Sato, Makoto Sonehara, Kenji Ikeda, Hidetoshi Nakayama, Kazutaka Takizawa: “Development of Micro Magnetic Devices for High-Frequency Power Conversion and RF Applications (invited)”, *Internat. Conf. Asian Union of Magn. Societies (ICAUMS 2012)*, 5aB-3, (Oct. 5, 2012, Nara, Japan).

他に 17 件

[図書] (計 3 件)

- (1) 佐藤敏郎 (編者, 分担執筆), 他: “高周波マイクロ磁気応用技術の最新動向”, 電気学会技術報告, pp.18-20, 22-26, 27-28, 36-37 (総ページ数 49 ページ), 2014 年発行
- (2) 佐藤敏郎 (分担執筆), 他: “改定 磁気工学の基礎と応用”, コロナ社, pp. 163-169 (総ページ数 272 ページ), 2013 年発行.

他に 1 件

[産業財産権]

○出願状況 (計 2 件)

- (1) 名称: インダクタ
発明者: 佐藤敏郎, 曾根原誠
権利者: 信州大学
種類: 特許
番号: 特願 2014-116465
出願年月日: 2014 年 6 月 5 日
国内外の別: 国内
- (2) 名称: ハイブリッド磁心装荷パワーインダクタ
発明者: 佐藤敏郎, 曾根原誠
権利者: 信州大学
種類: 特許
番号: 特願 2013-180326
出願年月日: 2013 年 8 月 30 日
国内外の別: 国内

[その他]

ホームページ等

<http://amd1.shinshu-u.ac.jp/>

6. 研究組織

- (1) 研究代表者
佐藤 敏郎 (Sato, Toshiro)
信州大学・学術研究院工学系・教授
研究者番号: 5 0 2 8 3 2 3 9
- (2) 連携研究者
桜井 貴康 (Sakurai, Takayasu)
東京大学・生産技術研究所・教授
研究者番号: 9 0 2 8 2 5 9 0