科学研究費助成事業

研究成果報告書

機関番号: 32678
研究種目:基盤研究(C)
研究期間: 2012 ~ 2014
課題番号: 2 4 5 6 0 4 2 0
研究課題名(和文)時間精度を利用した高精度AD変換器の高速化に関する研究
研究課題名(英文)A study on high-speed technique for highly accurate dual-slope AD converter using
研究代表者
堀田 正生(Hotta, Masao)
東京都市大学・知識工学部・教授
研究者番号:4 0 4 0 9 3 7 1
交付決定額(研究期間全体):(直接経費) 4,100,000円

研究成果の概要(和文):高精度アナログ・デジタル変換(ADC)回路の高速化を目的として縦続二重積分形ADCにおいて、精密と高速の積分を行う基準電流源の重みの比を電流パルスの個数の比で実効的に正確な電流比を実現する方法を 提案した。この方式の主要構成要素である積分器を構成する増幅器の有限利得や基準電流源の出力抵抗および積分を制 御するMOSスイッチのオフ抵抗がADCの直線性したなる影響を、理論からの検討とTSMCのののCMOSプロセスを用いたSPIC Eによる回路シミュレーョンにより設計要件と性能の関係を明らかにし、実現可能性を示した。

研究成果の概要(英文):In conventional cascade dual-slope AD converter, one of the problems is how to achieve highly accurate current ratio of reference current sources for coarse and fine integration. In this study, a dual-slope AD converter using time accuracy by current pulse is proposed to solve the problem. Circuit configuration is discussed and some performances are studied by circuit simulations. From the results of simulations, a feasibility and effectiveness of proposed architecture is cleared.

研究分野:アナログ電子回路

キーワード: AD変換器 アナログ・デジタル混載LSI 高精度変換技術

1.研究開始当初の背景

近年の半導体集積回路は急速に微細化が進 み, 既にナノ CMOS 時代となり, 65nm や 45nm 技術が実用化される中,コスト,性能 面からシステム LSI も微細化が進んでいる. 一方で, マイコンなどのデジタル信号処理と のインタフェースに AD 変換器が必要で,シ ステムの高精度化に伴い AD 変換器も高精度 が要求されるようになってきた、例えば、電 池の残量計測などに用いられる AD 変換器は 16 ビット以上に,X線CTなどの医用画像機 器などでは 18 ビット以上の高精度 AD 変換 器が必要となってきている . このような AD 変換器は,高精度化と共に,システムLSI(大 規模集積回路)へ集積することや多チャネル 化への対応のために小型化も要求される.シ ステムLSIの機能の高集積化と低コスト化へ 対応するためには微細 CMOS プロセスの採 用が必須であるが, AD 変換器のようなアナ ログ回路では,微細トランジスタのしきい電 圧ばらつきの増大や出力抵抗の低下などの トランジスタ性能の劣化および受動素子の 相対精度の劣化などである.このような性能 や精度が劣化したトランジスタや受動素子 を用いて高精度をいかに実現するかが今後 のナノ CMOS 時代のシステム LSI を発展さ せる鍵となる.

2.研究の目的

高精度の AD 変換器として逐次比較形やΔΣ 変調形などが広く用いられ , これまで逐次比 較形の変換誤差のデジタル補正技術による 高精度化の研究を進めてきた.逐次比較形で はその精度を内部 DA 変換器に精度を依存し ているためにデジタル補正技術などを必要 となるが構成が複雑となる.また,ΔΣ変調形 ではスイッチの線形性確保が問題となる.-方,積分形は時間精度の良いクロックを用い て AD 変換する, すなわち精度の拠りどころ を時間精度に持たせていることから高精度 を比較的容易に実現できる.しかし,変換時 間が遅いという問題があるために,高速化技 術が確立できれば応用範囲が画期的に広が ると考え,高速化技術の開発を本研究の目的 とする.

3.研究の方法

一般に用いられる2重積分形 AD 変換器は 図1(a)に示す構成で、入力信号電流 Iinを積分 器で一定時間 T1 だけ積分する.その後,逆 極性の基準電流 Irefを積分器に入力し,積分 器の出力が再び0に戻るまでの時間 T2をカ ウンタにより計数すれば入力信号電流は次 の関係式から求められる.

$$I_{in} = I_{ref} \times \frac{T2}{T1} \tag{1}$$

この方式は積分器出力が0に戻るまでカウン タで計数するために時間がかかるという問 題がある.

この変換速度の改善方法として縦続積分方 式が提案されている その原理を図2に示し 16 ビット AD 変換器を例に説明する.まず. スイッチ S1 を閉じて入力信号電流 Iin を-定時間積分する.その後,S2とS3を閉じる ことにより定電流 128Io で粗く積分し(入力) 電流により容量 C に充電された電荷を放電 することになる),積分器出力が第1の基準 電圧 VT を超えるまでのカウンタのカウント 数から上位 7 ビットを得る,その後,S2 を 開いて Io で精密積分し,第2の基準電圧 0 を超えるまでのカウント数から下位の9ビッ トを得るものである.この原理からすると、 本来 N ビット ADC の場合, 2^Nのカウント数 が必要なのに対して上位 M ビットを粗積分 とすることで全体のカウント数は2^M+2^{N-M}と なり (2^{M-N}+2^{-M})倍に低減する 図 2 の場合 . M=7. N=9 とすればカウント数は約 1/100 に カウント数を減らすことができ,高速変換が 可能となる.



図 2. 縦続積分形 AD 変換回路

上述のように,縦続積分方式の採用により 原理的には変換速度を大幅に向上すること が可能となるが,実際には下記の解決すべき 課題があり,それが容易に実用化できない理 由となっている

(1) 粗積分時と精密積分時の電流比は AD 変換器の±1/2 LSB 以下の精度で合わせこむ 必要がある.そのために,18 ビット AD 変換 器を実現するためには 2-19の精度が要求され, ICにおける相対精度が高々2⁻¹⁰程度であることを考えると,トリミングや自己校正技術など特別な技術が必要でコストの増大が実用化を困難にしている.

(2) 比較器に関しても 2⁻¹⁹ の精度で基準電 圧を超えた時点を判定しなければならない ことから,高感度のために 120dB 程度の利 得と高速応答も要求される.この問題の解決 が縦続積分方式の実現のカギとなる.

提案する縦続積分 AD 変換回路の構成は 基本的には図2と同じである,異なるのは粗 変換および精密変換を行う定電流源である. 本研究で提案する定電流源は図3に示すよう にパルスにしたことに特徴がある.カウンタ でクロック数をカウントするが,そのカウン タクロックの周期を TCK とすると, TCK の間 に2^M個のパルスを積分器に入力する。また。 精密変換の時にはそのパルスをTCKの間に1 個とすれば,積分器に入力する電流比は正確 に 2^M:1 とすることができる.この精度はク ロックの時間精度によって決まるが水晶発 振器などの周波数安定度などを考慮すれば 10-6程度は十分に達成できるものである.ま た,定電流源と電流スイッチを用いて図4の ように容易に実現できる.この時の変換シー ケンスを図5に示す.







図 4. 積分電流と積分器の関係



図 5. 変換シーケンス

- 4.研究成果
- 4.1 提案する高速化手法
- パルス電流源を用いた縦続積分 AD 変換
 回路

本研究で提案する定電流源は図3に示すようにパルスにし,Tcxの間における粗積分(高速積分)と精密変換でのパルス数の比により積分器に入力する電流比は正確に2^M:1とすることができる.定電流源と電流スイッチを用いて図4のような回路を用いれば容易に実現できる.まず,粗積分と精密積分とのパルスの個数の比 M の最適値を検討する.振幅 Irppをもつ電流パルス1個により積分器に充電される電流をIrefとすると,

$$I_{ref} = \int_0^{T_{PL}} I_{rpp} dt \tag{2}$$

となり,粗変換時の電流 Ic は次式となる.

$$I_C = 2^M I_{ref}$$

また,精密変換時の電流は, *I_F* = *I_C* となる. 粗変換から精密変換に切り替える基準電 圧を *V_P*とすると,粗変換にかかる時間 *T_C*は

(3)

$$T_C = \frac{V_{FS} - V_P}{2^M V_{LSB}} T_C$$

となり,精密変換に要する時間 TFは

$$T_F = \frac{V_P}{V_{LSR}} T_{CK}$$
(4)

となることから、 V_P を粗変換時の1カウンタ クロックの周期 T_{CK} での積分器出力電圧の変 化分の α 倍とすると、変換にかかる時間 T_D は 次式で与えられる.

$$T_D = T_C + T_F = (2^{N-M} - \alpha + \alpha \cdot 2^M)T_{CK}$$
 (5)
この式より, T_D を最小にする M の値 M_{opt} が存在し, それは次式で与えられる.

$$M_{opt} = \frac{N \log 2}{2 \log 2} - \frac{\log \alpha}{2 \log 2} = \frac{N}{2} - \frac{\log \alpha}{2 \log 2}$$
(6)

積分器出力が基準電圧を超えて1カウンタ 後に粗変換から精密変換に確実に切り替わ るためにはαを2 に選べばよく,その時の *Mopt*は N=18のとき,8ないし9となる.

(2) 基準電流パルスの周波数と振幅
 M=8 とし,サンプリング周波数 2kHz を満たすために必要な基準電流パルスの周期を求める.fs = 2 kHz より

$$T_{C} + T_{F} = 500 \mu s$$

となり,使用する半導体プロセスを TSMC 90nm とし,I/O トランジスタを使用すると 仮定する.フルスケール電圧 VFS = 1.3V,積 分器に使用する容量 C = 1nF とするとフォト ダイオードからのフルスケール電流 $I_{in}=5\mu A$ のとき,フルスケール入力では

$$T_C = \frac{C \cdot V_{FS}}{I_{FS}} = \frac{\ln F \cdot 1.3V}{5\mu A} = 260\mu s$$

となる.所望のサンプリング周波数を満たすためには, T_F 240 μ sとする必要がある. T_F と T_{CLK} は下式(7)のような関係のため,

$$T_{F} = (CNT_{1} + CNT_{2})T_{CLK} = \left(\frac{2^{18} - \alpha \cdot 2^{8}}{2^{M}} + \alpha 2^{8}\right)T_{CLK}$$
(7)

α=4とすると, T_{CLK}は116ns以下となればよい.

TCLK の値から基準電流パルスの周期を TPL とし,その値を計算した.TCLK と TPL の関 係を図3に示す.M=8として,TPLを計算す ると

$$T_{PL} = T_{CLK} / 2^8 = 116 ns / 2^8 \approx 453 ps$$

となり, これは 1.6GHz という非常に高速の パルスとなり, タイミング設計や消費電力な どで問題が生じる.そこで,高速放電期間の 電流パルスの振幅を変えることで電流パル スの周期を緩和する方法を提案する.具体的 には,図6のように高速放電期間と精密放電 期間の電流振幅比を 2^{β} :1, TCLK内のパルス の個数比を 2^{L} :1 とし, β+L=M とすること で,Irefl:Iref2=2^M:1の電流比を実現する.例 えば,β=4,L=4 とすると,TPL 7.25ns とな り,約 130MHz のパルスで電流比を実現する ことが可能となる.

次に,基準電流パルスの振幅 I を求める. Iref2のパルス1波形で変化する電圧は V_{LSB} なので,電流振幅値 I は以下の式で求めることができる. CV = Itより

$$I = \frac{C \cdot V_{LSBS} \cdot 2^{L+1}}{T_{CLK}}$$
(8)

L=4 とし,フルスケール電圧を 1.3V,積分器 の容量値 C を 1nF とすると,振幅 I は約 1.38µA と求めることができる.



図 6. 電流パルスの振幅と周期



提案する基準電流源の回路構成を図7に示す.同様の電流源とスイッチを複数個用い, セグメント形 DAC の原理に基づき,その個数比で電流比を実現する.例えば,2^β·Iを出 力するときには全てのスイッチを ON に, I を出力するときには1つのスイッチを ON に する.各電流源に誤差があってもその総和が 2^β·Iとなり 2^β·I出力時の誤差はゼロとなる. また,I出力時には TCLK と同様の周期で,使 用する定電流源を1つずつローテーションす ることで誤差を平均化することができる.

(3) 提案する縦続二重積分形 AD 変換器の全体構成

提案する縦続二重積分形 ADC の全体構成 を図8に示す.まず,一定時間入力電流 Iin を用いて C に充電を行う .その後にカウンタ をリセットし,高速放電を開始する.積分器 出力が切り替え電圧 Vcを下回るとレジスタ 1が動作し,高速放電時のカウント値を保持 する、その後にカウンタを1度リセットし、 精密放電に切り替え 同様に積分器出力が 0V を下回るとレジスタ2が動作する.レジスタ 1の値に重みを付与しレジスタ2の値と足 し合わせることで AD 変換値を得る.精密放 電への切り替え時に1クロックの期間を用い てカウンタをリセットするため α=4とした. 提案する構成の動作を確認するために, MATLAB によるシミュレーションを行っ た.積分器出力波形は図9のようになり,高 速放電,精密放電の動作を確認した.



図 8. 提案する全体構成



図 9. MATLAB シミュレーションによる積分器出 力波形

4.2 提案する縦続二重積分形 AD 変換器の誤 差要因

(1) 基準電流源の出力抵抗による積分器の非 線形性

二重積分形 ADC において 積分器の非線形 性が ADC の積分直線性(INL)を劣化させる. このため, NMOS を用いた定電流源を使用 する場合の積分器の非線形性を計算した.定 電流源の出力抵抗を Rout と置いた場合の積分 器のモデルを図 10(a)に示す.積分器の DC 利得を A,容量値を C,定電流源の電流値を I,積分器出力を Vout とする.この時 Vout は 式(9)で表される.

$$V_{out} = \frac{I \cdot t}{C\left(1 + \frac{1}{A}\right) + \frac{t}{A \cdot R_{out}}} \tag{9}$$

積分時間と V_{out} の関係は,図 10(b)のような 波形となる.ここで、 V_{out} の終点の時間を t_{end} として理想直線を引き、 V_{out} との差分を ϵ とす る. ϵ は以下の式のようになる.

$$\varepsilon = \frac{I \cdot t \frac{t_{end} - t}{A \cdot R_{out}}}{\left\{ C \left(1 + \frac{1}{A} \right) + \frac{t}{A \cdot R_{out}} \right\} \left\{ C \left(1 + \frac{1}{A} \right) + \frac{t_{end}}{A \cdot R_{out}} \right\}}$$
(10)

 ε が $t = t_{end}/2$ の時に最大とし,その値を ε_{MAX} とすると,それは次式で近似できる.

(11)

$$\varepsilon_{MAX} \approx \frac{I \cdot t_{end}^2}{4 \cdot C^2 \cdot A \cdot R_{out}}$$

式(11)より,18bit 精度の線形性を得るため に必要な定電流源の出力抵抗は, β =4,L=4, α =4 とし 2^{β} ·I は約 20μ A,切り替え電圧 α V1 は約 1.3mV,A=90dB,C=1nFとすると,高 速放電期間において 18bit の線形性を得るに は,Rout>115k とすればよいことがわかる. 同様の計算を精密放電期間についても行う と Rout >117k と求めることができる.



(a) 定電流源出力抵抗を考慮した積分器



(b) 積分器出力の非線形性 図 10. 積分器の構成と出力の非線形性

(2) 積分容量のスイッチのオフ抵抗による積 分器の非線形性

スイッチのオフ抵抗を r,積分器の出力を V_{out}と置いた場合の積分器のモデル図を図 11 に示す.この時 V_{out}は式(12)で表される.

$$V_{out} = \frac{I}{\left(\frac{C}{T} - \frac{1}{r}\right)\left(1 + \frac{1}{A}\right)}$$
(12)

V_{out}の終点の時間を T_{end} としてオペアンプの 利得を とした理想直線の式を求めると,次 式を得る.

$$V_{out} \approx \frac{I \cdot T}{C - \frac{T_{end}}{T_{end}}}$$
(13)

式(12)と式(13)の差から,T=T_{end}/2 で最大誤差 となるとすると,最大誤差は次式で求められ る.





図 11. スイッチのオフ抵抗が有限の場合の 積分器モデル

(3) 積分器の周波数特性

提案する縦続型二重積分形 AD 変換器につ いて図4を用いて伝達関数を考える.同図に 示すように定電流源を用いた積分器の出力 電圧 V。はA が有限の時は次式となる.

$$G(s) = \frac{V_o}{i_{in}} = \frac{-1}{SC(\frac{1}{A} + 1)}$$
 (15)

実際には積分器の増幅器にはオペアンプを 使用するが,一般に利得の高いオペアンプの 遮断周波数は低いので,これを無視できない. そこで,用いる増幅器に1次の周波数特性を 持たせて,これが変換精度に与える影響を検 討することにした.このとき,伝達特性は次 式で与えられる.

$$G(s) = \frac{V_o}{i_{in}} = \frac{-\omega_c A_0}{CS^2 + SC\omega_c (1 + A_0)}$$
(16)

粗積分から精密積分にえた時に,積分器の 出力が収束する時間つまり伝達関数のステ ップ応答は式(16)より

$$G(t) = \frac{-A}{C(1+A)} \left(t + \frac{1}{\omega_c (1+A)} \left(-1 + e^{-\omega_c (1+A)t} \right) \right)$$
(17)

と求まる.図12にその積分波形を示す.応 答速度の目安となる時定数 は上式より

$$\tau = \frac{1}{\omega_c (1+A)} \tag{18}$$

となる.ここで,簡単のために粗積分期間での入力を1つのパルスと考えてA₀=3×10⁴としたときのオペアンプのカットオフ周波数を計算した.



図12. 周波数特性を有するオペアンフを用いた。 きの積分波形

非理想状態(周波数特性をもたせた場合)が 理想状態(誤差を一切含まない理想の状態)と 誤差 1/2LSB 以内に収束する時間は精密積分 期間の間に収束すればよい.非理想状態の粗 積分から精密積分の切り替えは1クロック以 内に切り替わらなくてはならない.このこと から $\tau < T_{CK}$ となる. $T_{CK} = 160$ ns として,オペ アンプの遮断周波数を求めると,

$$f_c > \frac{1}{2\pi(1+A)T_{CK}} = 33\text{Hz}$$

であればよいことが分かる.

4.3 積分器の線形性誤差に関するシミュレーション結果

使用デバイスとして TSMC90nmCMOS プロセスの I/O 用トランジスタを想定し SPICE による回路シミュレーションから積 分器の線形性誤差を検討した.

上述の理論検討より定電流源の出力抵抗は、 Rout > 117k を満たせば 18bit の線形性を実 現できることが分かった.そこで,トランジ スタサイズをL=1 μ m としてWを5~10 μ mと すれば 1.3µA 出力時の出力抵抗をシミュレ ーションで求めたところ10MΩ以上が得られ たので定電流源トランジスタサイズを L=1µm, W=10µm とした.図13に示す回路 を用いてオペアンプの利得を 60dB, 80dB, 100dBと設定し,積分容量のスイッチトラン ジスタの W の値を変化させたときの線形性 誤差を求めた .このとき ,L=1μm としてある . その結果を図 14 に示す.これより,オペア ンプの利得が 80dB 程度であると非線形性誤 差が 8ppm 以上となり 18 ビットの精度には若 干不足であるが,100dB あれば十分精度を確 保できることが示された.



図 13. シミュレーションに用いた回路図



図 14. スイッチのオフ抵抗とオペアンプの利得が 有限の場合の線形性誤差 MAX

4.4 **まとめ**

X線CTなど高精度AD変換器を必要とす る応用に対応するために,パルス電流を用い た縦続二重積分形AD変換器の実現可能性に ついて検討した.提案方式で用いる定電流源 や,比較器に必要な性能を検討し,CMOSで 実現可能なことを回路シミュレーションに よって確認した.積分器に用いるオペアンプ も直流利得80~100dB,カットオフ周波数 30Hz程度と実現可能な範囲でよいことを明 らかにした.また,全体構成を検討し, MATLABシミュレーションにより従来の積 分形ADCと比較し18ビット精度と128倍 高速化の実現可能性を確認できた.

5.主な発表論文等

(研究代表者,研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計 3件) 内田亜沙人, 吉田勇太, 山田俊毅, 吉田昂 右,松浦達治,傘昊,堀田正生、"カレント ミラーアンプを用いた 展開サイクリッ ク形 AD 変換器の試作および評価結果,"電 気学会電子回路研究会資料、査読無, ECT-14-057, 出雲市, 2014 年7月. 吉田昂右, 菅原論平, 山田俊毅, 松浦達治, 傘昊,<u>堀田正生</u>, "展開に基づく ADC 用オペアンプ回路の検討,"電気学会電子 回路研究会資料, 查読無 ,ECT-14-023, 金 沢.2014 年1月. 高村亮太朗, 堀田正生, 傘昊, "二重積分形 AD 変換器の高速化手法に関する検討," 電気学会電子回路研究会資料、 査読無 , ECT-13-015, 香川, 2013 年1月. 〔図書〕(計 1件) 堀田正生・関根かほり 共著,"基本を学

<u>ボアナログ電子回路"</u>,オーム社,2013年, 152ページ

 6.研究組織
 (1)研究代表者 堀田 正生(HOTTA MASAO)
 東京都市大学・知識工学部・教授 研究者番号:40409371