

平成 26 年 6 月 6 日現在

機関番号：13302

研究種目：挑戦的萌芽研究

研究期間：2012～2013

課題番号：24656204

研究課題名（和文）半導体コンタクトを用いたグラフェンチャネルトランジスタの電流制御

研究課題名（英文）Current control of graphene channel transistors using semiconductor contacts

研究代表者

徳光 永輔 (Tokumitsu, Eisuke)

北陸先端科学技術大学院大学・グリーンデバイス研究センター・教授

研究者番号：10197882

交付決定額（研究期間全体）：（直接経費） 3,100,000 円、（間接経費） 930,000 円

研究成果の概要（和文）：グラフェンは高い移動度を持つことから次世代電子デバイス応用への期待が高いが、バンドギャップが0であるために、正の電圧を印加しても負の電圧を印加しても電流の流れる両極性動作を示し、ドレイン電流のオンオフ比が大きくできないという問題点がある。本研究では、従来の金属にかわり半導体であるSiCをソース・ドレインに用いることにより、グラフェンチャネルトランジスタの単極性動作を実現し、3桁以上の大きなオンオフ比を得ることに成功した。大きなオンオフ比を得るためににはグラフェンとSiCの界面特性を改善することが重要との知見が得られた。

研究成果の概要（英文）：Graphene has attracted much interest for next-generation electronics applications due to its extremely high mobility. However, conventional graphene channel transistors with metal source/drain contacts show ambipolar behavior in their transfer characteristics and on/off drain current ratio is usually low because bandgap of graphene is zero. In this research project, it has been demonstrated that unipolar behavior with high on/off ratio of more than 10 can be obtained by using SiC semiconductor source/drain contacts. In particular, improvement of interface properties between graphene and SiC is important to obtain high on/off ratio.

研究分野：固体電子工学

科研費の分科・細目：電子電子工学、電気・電子材料工学

キーワード：グラフェン シリコンカーバイド トランジスタ 半導体コンタクト 単極性動作

1. 研究開始当初の背景

シリコン集積回路は素子の微細化に伴い飛躍的な進歩を遂げたが、現在では性能限界が見え始めている。国際ロードマップによればゲート長が 16nm に到達すると予測される 2016 年には、トランジスタの電流駆動力確保のためチャネル材料に従来の Si よりもキャリア移動度の高い材料の適用が必要とされている。グラファイトの炭素原子層 1 層または数層からなるグラフェンは、非常に高い電子移動度が実験的にも明らかとなり、ポスト Si 時代における次世代電子材料の強力な候補として期待されている。さらには、2010 年にグラフェンの発見者である A. Geim, C. Novoselov 両名がノーベル賞を受賞する等、世界的な注目も高まっている。

一方でグラフェンの形成手法に目を向けると、当初は黒鉛からのスコッチテープをもちいた機械的剥離法といった産業応用に適さない方法のみであったが、炭化ケイ素 (SiC) 基板の高温アニールや気相成長法など産業応用に適した製法が発見、開発され、グラフェンの応用研究が加速している。

しかしながら、グラフェンをシリコン MOSFET のようなスイッチング素子に応用する場合には大きな問題がある。それは現状のグラフェンチャネルトランジスタは、グラフェンがバンドギャップを持たないゼロギャップ半導体であるため、両極性のドレイン電流—ゲート電圧特性、すなわち正の電圧を印加しても負のゲート電圧を印加しても電流が流れるという特性を示す。このためゲート電圧を印加しないオフ状態のドレイン電流が大きく、ドレイン電流のオン/オフ比が大きくできない。従って現状のグラフェンチャネルトランジスタでは、論理回路等への応用は困難であり、スイッチングデバイスとしては、大きなオンオフ比を持つ単極性動作を実現する必要がある。

2. 研究の目的

本研究ではソース/ドレインに n 型ドープしたワイドバンドギャップ半導体の SiC を用いることにより正孔電流をブロックし、電子電流だけを取り出すことによって、グラフェンチャネルトランジスタを単極性動作させ、高いオン/オフ比を実現することを目的としている。SiC は高真空中で高温アニールすると表面に良質なグラフェンが形成されるため、良質なグラフェンと SiC 半導体コンタクトとが実現できると期待される。さらに、本研究のデバイス作製過程において、グラフェン/半導体接合の電気特性に関する学術的知見およびグラフェン形成技術の向上に加えて、絶縁膜/グラフェン界面特性の向上といった技術的課題に関する検討も平行して行う。以上により、大きなオン/オフ比を持つ単極性動作のグラフェンチャネルトランジスタの実現を目指す。

3. 研究の方法

本研究では、半導体 SiC をソース/ドレインに用いて、グラフェンチャネルトランジスタのドレイン電流を制御し、単極性動作を実現した高いオン/オフ比を目指す。このためにはグラフェン/SiC の接合特性を実験的に調査し、グラフェン/半導体接合の電流輸送特性を明らかにする必要がある。グラフェンチャネルトランジスタにグラフェン/半導体接合を用いる手法は、現在までに n^+ -Si を用いてオン/オフ比が向上することがシミュレーションで予想されているが、実験的に実現した例は研究開始当初は報告されていなかった。本研究では、SiC 基板上に表面に良質のグラフェン層がエピタキシャルに形成可能であることから、この SiC 上に形成した良質なエピタキシャルグラフェンと n 型ドープした SiC をソース/ドレインとして用いたトランジスタを作製することにより、単極性動作と高いオン/オフ比を実現する。この発想は極めて自然であるが、今までにデバイス作製の報告例はなく、本研究が最初の例と思われる。

本研究では、まず図 1 に示すような、ドーピング濃度を変化した n-SiC 領域と高濃度ドープ SiC ソース・ドレイン領域を持つデバイスを試作した。グラフェンの形成は、真空中で SiC 基板を 1300–1400°C の高温でアニールすることにより形成し、ラマン散乱および透過型電子顕微鏡 (TEM) 観察により、グラフェンの形成を確認している。研究開始当初は、SiC のパワー MOSFET で広く用いられているように、8 度オフの 4H-SiC(0001) 基板を用いていたが、グラフェンの層数が比較的厚く、ゲートによる変調効果が得られにくいことが明かとなったため、本研究の後半ではオフ角のない 4H-SiC(0001) 基板を用いている。また、グラフェン形成用の真空アニール装置の到達真空度がよくないため、昇温中の不必要的酸化を避けるために、あらかじめ SiC 表面に薄い SiO_2 を形成しておき、それを高温で昇華させ、グラフェン形成の高温アニールを引き継ぎ行う手法を採用した。また、ゲート絶縁膜としてはバンドギャップの大きい Al_2O_3 を有機金属気相成長 (MOCVD) 法により形成した。使用した Al 原料は、トリエチルアルミニウム (TEA) またはジメチルアルミニウムハイドライド (DMAH)、酸化剤としては水または酸素である。これらの材料を用いて Al_2O_3 を SiC 上に形成し、不純物が少なくまた界面特性が優れたゲート絶縁膜の構造および形成条件も検討した。




図 1 作製したデバイスの模式図

デバイス作製プロセスは、まずイオン注入と活性化アニールによりソースドレイン領域とn-SiC領域を形成する。さらにSiCの寄生MOSFET動作を抑制するために、チャネル領域にはボロンを反転層形成防止の目的でイオン注入している。その後薄いSiO₂層を熱酸化により形成し、この基板を真空の高温アニールして、表面にグラフェンを形成する。その後、グラフェンのパターニングを行い、Al₂O₃ゲート絶縁膜を堆積する。最後にゲート電極、ソース・ドレイン電極、基板裏面電極を形成している。

また、グラフェンと半導体との接合特性は未知な部分が多い。従って、SiC・グラフェン接合の物性、電気的特性を学術的に明かにすることも本研究の目的である。本研究では半導体とSiCの接合特性を測定するためのゲート付きダイオードを作製し、電流一電圧特性の温度依存性からゲート電圧によるバリアの変調効果を見積もった。

4. 研究成果

図2は8°オフSiC基板上へ1400°Cのアニールによりグラフェンを形成し、さらにAl₂O₃ゲート絶縁膜を堆積した積層構造の透過型電子顕微鏡(TEM)による断面写真である。8°オフ基板による段差と4層程度のグラフェンの形成が確認できる。ラマン散乱分光法による解析でもグラフェンのピークを確認し、その層数は1400°Cアニールの場合が2~4層、1300°C程度の場合が0-1層という結果を得ている。




図2 SiC オフ基板上へ形成した
グラフェンの TEM 断面写真

このようにして形成したグラフェンをチャネルに用い、図1に示すような構造のトランジスタを作製した。高濃度ソース・ドレンに隣接するn-SiCの濃度は5×10¹⁸ cm⁻³とし、グラフェンは1300、1400°Cの2種類の条件で形成した。作製したデバイスのドレン電流のゲート電圧依存性(伝達特性)を評価したところ、n-SiCの濃度が5×10¹⁸ cm⁻³、グラフェンの形成温度が1300°Cの試料において、図3に示すような単極性を示すデータが得られた。グラフェンを1400°Cアニールの条件で形成したトランジスタでは、従来からの金属ソース・ドレンのトランジスタと同様の両極性動作を示した。これは、1400°Cの条件で

はグラフェンの層数が4層程度と厚く、ゲートからの電界が遮蔽されてゲートによる変調効果を得ることが難しくなるためと考えられる。




図3 8° オフ基板上に1300°Cでグラフェンを形成した SiC ソース・ドレイン-グラフェンチャネルトランジスタの伝達特性

しかしながら、図3に示す伝達特性ではオンオフ比が小さい。ゲート付きのダイオードでゲート電圧によるバリアの変調効果を見積もったところ、図3に示すデバイスにおいてもゲートの変調効果は顕著ではないことが明らかとなった。これはSiCとグラフェンの界面でフェルミレベルが固定(ピンニング)されていることを示唆している。高温アニールでSiC上にグラフェンを形成すると界面層が形成されることが知られており、これがピンニングの原因の一つと考えられる。従って本研究のようにグラフェンとSiCの界面を電流のパスとして利用するようなデバイスにおいては、グラフェン/SiC界面特性の改善が必要であることが明らかとなった。

次に薄いグラフェンが広範囲の領域で形成可能なオフ角のない4H-SiC(0001)基板を用いてデバイスを試作した。さらに形成したグラフェンをさらに水素アニールすることにより界面の未結合手をパッシベーションして、界面層をグラフェン化することにより、グラフェン/SiCの界面特性の改善を試みた。図4は水素アニール後のグラフェンのTEM断面写真である。2層のグラフェンがきれいに形成できている様子が確認できる。また光電子分光法(XPS)により水素アニール後には、界面層からのピークがほぼ消滅していることを確認した。




図4 4H-SiC(0001)基板上へ形成した
グラフェンの TEM 写真 (水素アニール後)

次にこのグラフェンの形成条件を用いてトランジスタを作製した。図5は水素アニールをした場合としなかった場合のSiCソース・ドレインーグラフェンチャネルトランジスタの伝達特性を示したものである。グラフェンの層数は水素アニールしていない場合は1層+界面層、水素アニールした場合は2層である。グラフェンの層数が薄いので、双方ともに単極性動作が得られているが、水素アニールしていない場合にはオンオフ比が1桁以下と小さい。これに対し、水素アニールして界面層をグラフェン化した試料では、3桁以上のドレイン電流のオンオフ比が得られた。これはグラフェンチャネルトランジスタとしては非常に大きな値である。またチャネル移動度は $500\text{cm}^2/\text{Vs}$ 程度であった。




図5 SiCソース・ドレインーグラフェンチャネルトランジスタの伝達特性

図3および図5のトランジスタの伝達特性をみると、図5では大きなオンオフ比がえられたものの、伝達特性にヒステリシスが見られる。これはゲート絶縁膜中の不純物や欠陥に起因するものと考えられる。従って Al_2O_3 ゲート絶縁膜の形成条件を最適化することも重要な課題である。本研究では、 Al_2O_3 を有機金属気相成長(MOCVD)法により形成しているが、Al原料としてトリエチルアルミニウム(TEA)またはジメチルアルミニウムハイドライド(DMAH)、酸化剤としては水または酸素を用いた場合の Al_2O_3 膜の特性について検討した。その結果TEAと水の組み合わせが最も不純物の少ないことが明らかとなった。また、SiC上に形成した Al_2O_3 の場合には、TEAと酸素の組み合わせが最も界面特性が良好であった。従って、最初にTEAと酸素の組み合わせで Al_2O_3 膜を形成し、次いでTEAと水の組み合わせで Al_2O_3 膜を追加形成する積層構造のゲート絶縁膜を形成した。さらに薄い Al_2O_3 膜を形成後、一旦 600°C 程度でアニールして炭素由来の不純物を揮発させ、次いで Al_2O_3 膜を追加形成する積層構造のゲート絶縁膜を提案した。これにより高温アニール後もリーク電流が小さい安定した Al_2O_3 ゲート絶縁膜を得ることができた。

5. 主な発表論文等

[雑誌論文] (計2件)

1. Yuichi Nagahisa, Yuichi Harada, and Eisuke Tokumitsu, "Unipolar behavior in grapheme-channel field-effect-transistors with n-type doped SiC source/drain regions", Appl. Phys. Lett., vol. 103, No. 22, pp. 223503-1-4, 2013-12, 査読有り
2. Yuichi Nagahisa, Eisuke Tokumitsu, "Suppression of Hole Current in Graphene Transistors with N-Type Doped SiC Source/Drain Regions", Materials Science Forum, Vol. 717-720, pp. 679-682, 2012-5, 査読有り

[学会発表] (計5件、内1件招待講演)

1. H. Yamada, S. Hino, N. Miura, M. Imaizumi, S. Yamakawa, and E. Tokumitsu, "Fabrication of 4H-SiC MOSFETs Using Stacked Al_2O_3 Gate Insulator with Pre-Annealed Al_2O_3 Buffer Layer", The International Conference on Silicon Carbide and Related Materials 2013, Phoenix Seagaia Resort, Miyazaki, Japan, We-P-25, Sep. 29-Oct. 4, 2013 (Poster, Oct. 2)
2. Yuichi Nagahisa, Eisuke Tokumitsu, "Electrical characterization of gate modulation in graphene/n-SiC contacts", 5th International conference on Recent Progress in Graphene Research, Tokyo, Japan, Sep. 9-13, 2013
3. (招待講演) Eisuke Tokumitsu, "Use of low-temperature-deposited high-k gate insulators for SiC power MOSFETs", Collaborative Conference on 3D & Materials Research (CC3DMR) 2013, 492, Ramada Jeju, Jeju, Korea, 24-28 June (発表 26 June), 2013
4. Y. Nagahisa, Y. Harada, E. Tokumitsu, "Observation of High on/off Drain Current Ratio in Graphene Transistors with n-type doped SiC Source/Drain Regions", Graphene Week 2013, GW2013-142, TuP-27, Chemnitz, Germany, 2-7 June (Poster 発表 4 June), 2013
5. Eisuke Tokumitsu, Isahaya Yamamura, Shiro Hino, Naruhisa Miura, Masayuki Imaizumi, Hiroaki Sumitani and Tatsuo Oomori, "Comparative Study of Metalorganic Chemical Vapour Deposition of HfO_2 and Al_2O_3 Gate Insulators on SiC for Power MOSFET Applications", WoDiM 2012(17th Workshop on Dielectrics in Microelectronics), Dresden, Germany, June 25-27, 2012, (Poster).

6. 研究組織

(1) 研究代表者

徳光 永輔 (TOKUMITSU EISUKE)

北陸先端科学技術大学院大学・

グリーンデバイス研究センター・教授

研究者番号 : 10197882