## 科学研究費助成事業

9月

研究成果報告書



平成 29 年 4 日現在 機関番号: 12301 研究種目: 若手研究(A) 研究期間: 2012~2016 課題番号: 24686042 研究課題名(和文)実用化に向けて相変化メモリにおける高速高信頼性多値記録に関する研究 研究課題名(英文)Fast and reliable multilevel phase-change memory for practical application 研究代表者 イン ユウ(Yin, You) 群馬大学・理工学研究科・助教 研究者番号:10520124 交付決定額(研究期間全体):(直接経費) 20,100,000円

研究成果の概要(和文): 実用化に向けて相変化メモリにおける多値記録を研究した。多値記録に適する新し いカルコゲナイド材料を開発した。従来のカルコゲナイドへのN添加により、温度に対して薄膜の抵抗率が広範 囲で緩やかに変化させることに成功した。Nを添加したSb2Te3相変化材料等を用いた素子を試作し、16値の多値 記録を実証した。Ge1Sb4Te7素子において、27値の多値記録と6値の多値記録の繰り返しに成功した。GeTe素子に おいて、nsオーダーでの高速動作を実証し、多値記録の可能性を検討した。また、階段状パルス制御法を用いて おいて、nsオーダーでの高速 高信頼性多値記録を研究した。

研究成果の概要(英文): We investigated the multilevel storage in phase change memory here. We developed new chalcogenide materials suitable for multilevel storage. By doping N into conventional Sb2Te3, the resistivity gradually drops in a wide range of temperature. This was caused by crystal growth suppression because of the existence of scattered nitrides in the film. 16 resistance levels were demonstrated using a N-doped Sb2Te3 lateral device with a top TiN layer. We also adopted Ge1Sb4Te7 and demonstrated that 27 resistance levels can be obtained using the similar device structure. And cyclability was proved to be possible in this device. GeTe devices exhibited fast speed operation and showed the possibility of multilevel storage. We also investigated how we can obtain the resistance levels using a stair-like programming method. This method was demonstrated that the resistance level can be freely accessible, that is, we can reach any desired resistance levels directly.

研究分野:電子デバイス

キーワード: 不揮発性メモリ 多値記録 カルコゲナイド 制御 結晶化 アモルファス化 相変化メモリ 高速

## 1.研究開始当初の背景

高度情報化社会の発展に応じて、メモリの 不揮発性、高速度、低消費電力、高密度(即 ち、大容量)等の要求が高まっている。商品 化上のコスト/ビットの削減への期待がされ、 記録密度がプロセス限界によらず記録情報 量を倍増せるという多値/多ビット記録の研 究開発が必要になってきた。本研究では、ポ スト Flash メモリとして有望視されている不 揮発メモリである相変化メモリ(PRAM)に おける高速且つ高信頼性多値記録を目的と して行う。

相変化メモリの多値記録についてよく研 究されているのは、融点の異なる多層構造で ある。4 値までの多値記録を実証したが、殆 ど信頼性が低く、多値間に自由的な状態移転 ができなかった。また、Intel では、窒素添加 した GeSbTe (N-GST)を相変化材料として採 用し、試書込 確認 再書込という手法の実 用化の可能性を示したが、抵抗値が目標範囲 内に入るまで数回の確認 再書込が必要と なり、実速度が非常に遅いと思われる。

## 2.研究の目的

ポストフラッシュ(Flash)メモリとして広 く認められている相変化メモリ(PRAM)にお ける実用化に向けて多値記録の高速化及び 高信頼性を目的として研究する。具体的な目 的は以下の通りである。

(1)多値記録に適する材料の探索

(2)多値記録の実証

(3)多値記録の高速化と高信頼性

3.研究の方法

従来の相変化材料に他元素を添加し、多値 記録に適する緩やかな ρ-T 特性を求める。X 線回折(XRD)等により相変化過程のメカリ ズムを解き明かす。また、材料特性 ρ-T を生 かして、電流掃引や電圧掃引法により多値記 録を実証する。多値記録の繰り返しを検討す る。高速化においては、熱伝導等を十分考慮 した上で、素子構造を設計する。電圧制御階 段パルス印加による相変化多値記録実験を 行う。

## 4.研究成果

(1)多値記録に適する相変化材料の探索

図 1(a)にアニール温度を変化させた時の従 来の相変化材料 GeTeのXRDパターンを示す。 この実験ではガラス基板上に膜厚 200nmの GeTe と保護層の ZnS-SiO<sub>2</sub>を 20nm スパッタ し、ホットプレートでアニール処理している。 この結果から GeTe は 220 付近で FCC 構造 へ転移し、アニール温度を 430 に増やして も結晶構造が変わらないことがわかる。

また、結晶構造の変化に伴い相変化材料の 抵抗率も変化する。アニール温度に対する抵 抗値の変化を図 1(b)に示す。この結果から GeTeは225 で急激に抵抗率が6桁程度減少 し結晶化していることがわかる。GeTeは緩や



図 1 GeTe における(a) XRD パターン (b)抵 抗率のアニール温度特性



図 2 SbTeN における XRD パターンと抵抗 率のアニール温度特性

かに抵抗率が減少していないため、多くの中 間値を取ることは難しいということがわか る。

従来の GeTe 等の相変化材料は多値記録に 向いていないため、新材料を開発した。図 2 に N 添加 Sb<sub>2</sub>Te<sub>3</sub> (SbTeN)の XRD パターン と加熱温度に対する抵抗率を示す。

GeTe と比べると、SbTeN においてアニール 温度 160 付近で FCC 構造へ転移し、290 付近で更に HEX 結晶構造へ転移する。この 結晶構造の転移に伴い、薄膜の抵抗率が緩や かに低下する。このような特性を活かせばた くさんの中間抵抗値を取得することは可能 となり、SbTeN は超多値記録に非常に適して いる相変化材料である。また、Ge<sub>1</sub>Sb<sub>4</sub>Te<sub>7</sub>にお いても、同様な抵抗率変化特性が示された。 (2)超多値記録の実証

図 3(a)に超多値記録素子の模式図を示す。 Ge<sub>1</sub>Sb<sub>4</sub>Te<sub>7</sub>(GST)の膜厚を 150nm、ヒータ層の TiSi<sub>3</sub>の膜厚を 50nm、保護層の ZnS-SiO<sub>2</sub>の膜 厚を 250nm とした。半導体パラメータアナラ イザ(Agilent 社製 4155C)を用いて、結晶化過 程における電流スイープ多値記録実験を行



った。電流スイープを採用したのは、電圧ス イープで相変化したとき過剰電流による素 子破損が起こるのを防ぐためである。また、 電圧スイープより電流スイープの方が細か く結晶領域を制御できるので、多値記録の可 能性の検討に適しているためでもある。電流 値を増大させていくことにより、抵抗値が 徐々に減少しているのが見られた。測定結果 を図 3(b-c)に示す。27 値の超多値記録の実現 に成功した。6 値の多値記録の繰り返しの実 験結果を図4に示す。

(3)多値記録の高速化 相変化メモリは、ジュール加熱を利用しア モルファス相と結晶相間の相変化を行うこ とで記録を行う。アモルファス相あるいは結 晶相の相領域比率を制御することで、多値記 録が可能となる。一方、従来の単純なシング ル電圧パルスを用いた場合、アモルファス相 と結晶相の相領域比率の制御が困難であり、 多値記録には不適当と考える。それに対し、 階段パルスを用い、第2パルスの電圧 V2を制 御できる2段階パルスとすることで、結晶化 時の温度が制御でき、アモルファス・結晶相 の比率を制御することで、多値記録を実現す ることができる。また、第2パルスの幅を短 時間一定とすることで、高速な書き換えが行 える。

階段パルス印加実験に使用した回路は図 5(a)に示す。LabVIEW により図 5(b)のような 階段パルスをパルスジェネレータで生成し、 素子に印加した。階段パルス印加後、スイッ チ切り替えにより抵抗値測定回路に転換し、 抵抗測定を行った。この抵抗測定は LabVIEW による制御で行った。











印加した階段パルスは第1パルス幅50 ns、 電圧値10V、第2パルス幅100 nsを印加した。 この抵抗値変化は、第1パルスにより融点以 上まで加熱し、第2パルスで結晶化領域のコ ントロールによるものである。階段パルス印 加によるGeTe素子抵抗値変化を図(青い線) に示す。結果から見ると、第2パルスの電圧 0.8Vに増加したとき、抵抗値が最低値になっ たことがわかる。このとき、素子の結晶領域 が最大になると考えられる。

従来相変化材料 Ge<sub>2</sub>Sb<sub>2</sub>Te<sub>5</sub> 材料を用いた素 子に電圧制御階段パルスを用いることで多値 記録実験を行った。実験結果によると、 Ge<sub>2</sub>Sb<sub>2</sub>Te<sub>5</sub>を用いた素子において、素子抵抗値 を1桁以上変化させるには動作時間 550 ns が 必要であった。

そこで、第2パルスの幅を第2パルス幅100 ns より更に短くすることで、より高速な書き 換えを行えるか検討した。第2パルスを 50 ns とし同様に実験を行った。実験結果を図 6(緑 線) に示す。第2パルス電圧0 V 印加時の抵 抗値を基準としたとき、抵抗値変化が 50 ns のパルスを用いたときでも1桁程度低下した ことがわかる。また、素子を結晶化するには、 第2パルス幅が短く結晶化時間が短いため、 大きな電圧が必要である。図6に示した実験 結果は、結晶化に必要なエネルギー $W=V^2t/R$ (t:パルス幅)であることと一致している。GeTe 素子において、全体のパルス幅100 ns(第1パ ルス幅t1:50 ns; 第2パルス幅t2:50 ns)でも素子 抵抗値を1桁以上変化させることができた。 よって、GeTe メモリ素子は GST メモリ素子 より高速多値記録の可能性があることがわか った。

5.主な発表論文等

〔雑誌論文〕(計24件)

The dependence of crystallization on temperature in the nanosecond timescale for GeTe-based fast phase-change resistor, H. Zhang, Y. Zhang, Y. Zhang, Y. Yin, and S. Hosaka, *Chemical Physics Letters*, **650**, 102-106 (2016). (查読有)

Sub 10 ns fast switching and resistance control in lateral GeTe-based phase-change memory, <u>Y. Yin</u>, Y. Zhang, Y. Takehana, R. Kobayashi, H. Zhang, and S. Hosaka, *Jpn. J. Appl. Phys.*, **55**, 06GG07 1-6 (2016). (査読 有)

Ultra-multiple and reproducible resistance levels based on intrinsic crystallization properties of  $Ge_1Sb_4Te_7$  film, <u>Y. Yin</u>, S. Iwashita, S. Hosaka, T. Wang, J. Li, Y. Liu, and Q. Yu, *Appl. Surf. Sci.*, **369**, 348-353 (2016). (查読有)

Oxygen-doped Sb<sub>2</sub>Te<sub>3</sub> for high-performance phase-change memory, <u>Y. Yin</u>, S. Morioka, S. Kozaki, R. Satoh, and S. Hosaka, *Appl. Surf. Sci.*, **349**, 230-234 (2015). (査読有)

Localization of Joule heating in phase-change memory with incorporated nanostructures and nanolayer for reducing reset current, <u>Y. Yin</u>, and T. Wang, *IEEE Trans. Electron Devices*, **62**, 2184-2189 (2015). (査読有)

Hierarchically Self-Assembled Block Copolymer Blends for Templating Hollow Phase-change Nanostructures with an Extremely Low Switching Current, W. I. Park, J. M. Kim, J. W. Jeong, Y. H. Hur, Y. J. Choi, S.-H. Kwon, S. Hong, <u>Y. Yin</u>, Y. S. Jung, K. H. Kim, *Chemistry of Materials*, **27**, 2673-2677 (2015). (査読有)

Recrystallization process controlled by staircase pulse in phase change memory, <u>Y.</u> <u>Yin</u>, R. Kobayashi, and S. Hosaka, *Microelectron. Eng.*, **113**, 61-65 (2014). (査読 有)

Effect of a separate heater structure for crystallisation to enable multilevel storage phase-change memory, R. I. Alip, Z. Mohamad, <u>Y. Yin</u>, and S. Hosaka, *Int. J. of Nanotechnology*, **11**, 389-395 (2014). (查読 有)

Measurement of phonon energy of Sb<sub>2</sub>Te<sub>3</sub> by scanning tunneling microscope light-emission spectroscopy, Y. Uehara, <u>M. Kuwahara</u>, and S. Katano, Solid State Commun., 177, 29-32 (2014). (査読有)

Current density enhancement nano-contact phase-change memory for low writing current, <u>Y. Yin</u>, S. Hosaka, W. I. Park, Y. S. Jung, Y. Liu, and Q. Yu, *Appl. Phys. Lett.*, **103**, 033116 1-5 (2013). (査読有)

Volume-change-free GeTeN film for high-performance phase-change memory, <u>Y.</u> <u>Yin</u>, H. Zhang, S. Hosaka, Y. Liu, and Q. Yu, *J. Phys. D: Appl. Phys.*, **46**, 505311 1-5 (2013). (查読有)

Controlled promotion of crystallization for application to multilevel phase-change memory, <u>Y. Yin</u>, and S. Hosaka, *Appl. Phys. Lett.*, **100**, 253503 1-4 (2012). (査読有)

Low-reset-current ring-confinedchalcogenide phase-change memory, <u>Y. Yin</u>, and S. Hosaka, *Jpn. J. Appl. Phys.*, **51**, 104202 1-5 (2012). (査読有)

以下 11 件

[学会発表](計41件)

Advanced Nanofabrication and its Application to Nano Phase-Change Memory for Reducing Writing Current, <u>Y. Yin</u>, D. Nishijo, K. Sawao, K. Ohyama, T. Akahane, T. Komori, M. Huda, H. Zhang, and S. Hosaka, 2016 IEEE 13th International Conference on Solid-State and Integrated Circuit Technology (ICSICT-2016), Hangzhou, China (Oct. 2016). (招待講演)

Fast switching and resistance control in

chalcogenide-based memory device, <u>Y. Yin</u>, *The Collaborative Conference on Crystal Growth (3CG 2016)*, San Sebastian, Spain (Sep. 2016). (招待講演)

Multilevel Storage in Lateral Phase-Change Memory, <u>Y. Yin</u>, 2016 International Workshop on Information Storage / 10th International Symposium on Optical Storage (IWIS/ISOS 2016), Changzhou, Jiangsu, China (Apr. 2016). (招待講演)

Crystal growth control in chalcogenide and its application to multilevel storage in phase-change memory, <u>Y. Yin</u>, *The Collaborative Conference on Crystal Growth (3CG)* (*3CG* 2015), Hongkong, China (Dec. 2015). (招待講演)

Nanosecond-Order Fast Switching and Ultra-Multilevel Storage in Lateral GeTe and Ge<sub>1</sub>Sb<sub>4</sub>Te<sub>7</sub>-Based Phase-Change Memories, <u>Y.</u> <u>Yin</u>, and S. Hosaka, *The 11th International Conference on ASIC (ASICON* 2015), Chengdu, China (Nov. 2015). (招待講演)

Ultrahigh-density Multilevel-storage Nano Phase-change Memory Array, <u>Y. Yin</u>, S. Hosaka, 8th International Conference on Materials for Advanced Technologies (ICMAT2015), Suntec, Singapore (June-July 2015).

Oxygen-Doped Sb<sub>2</sub>Te<sub>3</sub> for Low-Power-Consumption Phase-Change Memory, <u>Y. Yin</u>, S. Morioka, R. Satoh, S. Kozaki, S. Hosaka, 8th International Conference on Materials for Advanced Technologies (ICMAT2015), Suntec, Singapore (June-July 2015).

Characterization of N-Doped GeTe Films and Their Applications to High-Performance Nano Phase-Change Memory, <u>Y. Yin</u>, and S. Hosaka, 27th International Microprocesses and Nanotechnology Conference (MNC 2014), Fukuoka, Japan (Nov. 2014).

Ultrasmall-Volume-Change Chalcogenide for Performance Improvement of Phase-Change Memory, <u>Y. Yin</u>, and S. Hosaka, 2014 IEEE 12th International Conference on Solid-State and Integrated Circuit Technology (ICSICT-2014), Guilin, China (Oct. 2014).

Electron Beam Lithography for Fabrication of Nano Phase-Change Memory, <u>Y. Yin</u>, T. Itagawa, and S. Hosaka, 2013 2nd International Symposium on Quantum, Nano and Micro Technologies (ISQNM 2013), Singapore (Dec. 2013).

TiSiN Films by Reactive RF Magnetron Co-Sputtering for Ultra-Low-Current Phase-Change Memory, <u>Y. Yin</u>, and S. Hosaka, 5th International Conference on Mechanical and Electrical Technology (ICMET 2013), Chengdu, China (July 2013). Nano-contact phase-change memory for ultralow writing reset current, <u>Y. Yin</u>, and S. Hosaka, *the 39th International Micro & Nano Engineering Conference (MNE 2013)*, London, UK (Sep. 2013).

Staircase pulse programming for recrystallization control in phase-change memory, <u>Y. Yin</u>, R. Kobayashi, Y. Zhang, R. I. Alip, and S. Hosaka, *the 39th International Micro & Nano Engineering Conference (MNE 2013)*, London, UK (Sep. 2013).

Current-driven crystallization promotion for multilevel storage in phase-change memory, <u>Y. Yin</u>, R. I. Alip, and S. Hosaka, *The 24th Symposium on Phase Change Oriented Science (PCOS 2012)*, Hamahatsu, Shizuoka, Japan (Nov. 2012). Controlled promotion of crystallization for multilevel phase-change memory, <u>Y. Yin</u>, and S. Hosaka, *the 38th International Micro & Nano Engineering Conference* 

*(MNE 2012)*, Toulouse, France (Sep. 2012). 相変化メモリの原理と将来性,保坂 純男,

<u>一友</u>, 磁気記録・情報ストレージ研究会 (MR)(茨城大学 日立キャンパス)2012 年7月.(招待講演)

Multi-Level Storage Phase-Change Memory, <u>Y. Yin</u>, and S. Hosaka, 2012 International Conference on Mechatronics and Intelligent Materials, Guilin, China (May 2012).

以下 24 件

〔図書〕(計0件)

〔産業財産権〕 ○出願状況(計0件) ○取得状況(計0件)

[その他]

ホームページ等 http://www.ps.eng.gunma-u.ac.jp/~yinyou/index. html

6.研究組織 (1)研究代表者

イン ユウ (YIN You)群馬大学・大学院理工学府・助教研究者番号:10520124

(2)研究分担者 なし

(3)連携研究者 なし

(4)研究協力者
保坂 純男 (HOSAKA Sumio)
張 玉龍 (ZHANG Yulong)
岩下 翔太 (IWASHITA Shota)