科学研究費助成事業

研究成果報告書



平成 26 年 5月 30 日現在

機関番号: 1 2 6 0 1
研究種目: 若手研究(B)
研究期間: 2012 ~ 2013
課題番号: 2 4 7 6 0 2 6 9
研究課題名(和文)ゲート酸化膜破壊の発生位置情報を利用した多値電子ヒューズの開発
研究課題名(英文)Development of multi-state anti-fuse utilizing location of gate-oxide breakdown of M OSFET
研究代表者
更田 裕司 (Hiroshi, Fuketa)
東京大学・生産技術研究所・助教
研究者番号:3 0 5 8 7 4 2 3
交付決定額(研究期間全体):(直接経費) 2,000,000 円、(間接経費) 600,000 円

研究成果の概要(和文):ゲート酸化膜破壊をヒューズとして用いた不揮発メモリ(OTP ROM)は、アナログ回路の特 性補正等に幅広く使用されており、近年その大容量化が求められている。そこで本研究では、大容量のOTP ROMの実現 を目指し、ゲート酸化膜の破壊位置を情報として利用した多値電子ヒューズの開発を行った。一方、このような多値ヒ ューズの実現には酸化膜破壊位置の制御が必要となるが、その手法は明らかでなかった。そこでまず、ゲート酸化膜破 壊位置を制御する手法を提案し、その有効性の実証を行った。さらに、この多値ヒューズを用いたOTP ROMの設計を行 い、従来よりもビット当たりの面積が小さいメモリを実現出来る事を確認した。

研究成果の概要(英文): Recently, a programmable read-only memory (OTP ROM) based on an anti-fuse using th e gate-oxide of MOS transistor has been widely used for analog trimming, and a lager-capacity OTP ROM has been required. Therefore, this project developed a multi-state anti-fuse utilizing the location of gate-ox ide breakdown of MOS transistor, which enables a lager-capacity OTP ROM. In order to realize such multi-st ate anti-fuse, the location of gate-oxide breakdown must be controllable. However, the method to control t he location had not been revealed. In this project, the method to control the location was proposed and ve rified with silicon measurements for the first time. Then, OTP ROM with the developed multi-state anti-fuse e was designed and fabricated in 0.18um CMOS process, and we confirmed that the area per bit of OTP ROM ca n be reduced compared with the conventional work by using the multi-state anti-fuse.

研究分野:工学

科研費の分科・細目: 電気電子工学・電子デバイス・電子機器

キーワード:ゲート酸化膜破壊 電子ヒューズ OTP ROM ROM

1.研究開始当初の背景 近年、プロセスの微細化に伴い、MOS トラ ンジスタのゲート酸化膜厚が薄くなり、低い 電圧でも酸化膜破壊を起こすようになった。 これは、LSI の信頼性の低下を招くという問 題がある一方、この現象を積極的に回路に応 用しようとする試みがなされている。 通常の MOS トランジスタは、ゲートとドレ イン・ソース・ウェル(基板)間は電気的に ほぼ絶縁状態であるが、ゲート酸化膜破壊が 発生すると両者は導通状態になる。酸化膜破 壊は、一度発生すると回復することがない為、 この絶縁状態から導通状態への変化は一種 のヒューズと見なすことが出来る (図1(a)参 照)。一般的なヒューズは、導通状態から絶 縁状態へ変化する為、逆の状態変化となるゲ ート酸化膜破壊はアンチ・ヒューズと呼ばれ る。このゲート酸化膜破壊を用いたアンチ・ ヒューズは、標準の CMOS プロセスだけで 製造可能な為、非常に低コストで、システム LSI の中に組み込むことも容易である。従っ て、アナログ回路の特性補正やチップ固有 ID 等に用いる、1 度だけ書き込み可能な不揮発 メモリ (OTP ROM) として利用が進んでお り、近年その大容量化が求められている[松 藤]。

2.研究の目的

研究の背景で述べたようなメモリとしての 回路利用の研究とは全く別の、ゲート酸化膜 破壊の物理的な現象解明の研究の中で、酸化 膜が破壊する位置によって破壊後の特性が 異なることが報告されている[Kaczer]。本報 告によると、ゲート酸化膜の破壊位置がドレ イン端の場合は、ゲート - ドレイン間が導通 状態になり、逆に破壊位置がソース端の場合 は、ゲート - ソース間が導通状態となること が示されている。もし、酸化膜破壊の位置を 制御することが出来れば、図1(b)に示すよう



な多値のヒューズを実現でき、メモリの大容 量化が可能となる。しかし、これまで酸化膜 破壊の位置を制御する試みはなされておら ず、その手段は未だ明らかでない。

そこで本研究では、ゲート酸化膜の破壊位 置の制御手法を確立し、ゲート酸化膜破壊 の発生位置という新しい概念を利用した多 値電子ヒューズの実現を目指す。

3.研究の方法

本研究は、ゲート酸化膜破壊の発生位置という情報を利用した多値電子ヒューズの実現と、不揮発メモリ等への提案技術の適用を目的とする。具体的には、以下の研究を行う。

- (1) ゲート酸化膜破壊位置の制御手法を確 立し、多値ヒューズを実現する。
- (2) (1)で実現した多値ヒューズを用いた、 不揮発メモリ(OTP ROM)を試作する。 従来技術以上の高集積化を実現することで、本研究で提案する多値ヒューズの 有効性を示す。
- 4.研究成果
- (1) 多値ヒューズ実現に向けた、ゲート酸化 膜破壊位置の制御手法の確立

研究の目的で述べた通り、ゲート酸化膜破壊 の研究の中で、酸化膜破壊位置について研究 がなされている。例えば、文献[Crupi]におい て、accumulation の状態、かつ、ソース・ ドレインとウェル間が逆バイアスとなる条 件でゲート酸化膜を破壊すると、ソース又は ドレインのオーバーラップ領域上部の酸化 膜が破壊される事が示されている。そこで、 本研究では、破壊位置の制御手法として、ソ ース側かドレイン側の破壊を行いたい一方 だけ、ウェルとの間が逆バイアスになるよう なゲート酸化膜破壊のストレス条件を提案 する(図2参照)。なお、破壊対象とするデ バイスは、pMOS を使用した。これは、pMOS を使用すると、印可電圧全てが正の電圧とな り、回路として扱い易い為である。 提案手法の有効性を確認する為、0.18µm

CMOS プロセスで製造された 1.8V 用 pMOS に対して、ソース側破壊条件(図 2(a))とド



図 2 ゲート酸化膜破壊位置制御の為の提案 ストレス条件



図 3 ゲート酸化膜の破壊位置制御実験の結 果(20 デバイス)



図 4 ゲート酸化膜の破壊位置を利用した多 値ヒューズの等価回路

レイン側破壊条件(図 2(b))で、それぞれ 10 デバイスずつ、ゲート酸化膜の破壊を試行し た。その結果を図 3 に示す。ここで、ゲート 酸化膜の破壊位置は、酸化膜を破壊した pMOS のソースとドレインをグラウンドに 接続し(ウェルは floating)、ゲートに本プロ セスの標準電圧である 1.8V を印加した際に ソースに流れる電流 Is とドレインに流れる 電流 I_Dの比で定義した[Kaczer]。ソース側破 壊条件の場合は、Is が I_Dに対して 200 倍以 上大きく、逆に、ドレイン側破壊条件では、 I_D が I_S 対して 700 倍以上大きくなった。以 上から、図 2 で示した提案の制御手法で、ゲ ート酸化膜の破壊位置を制御出来る事が分 かった。

また、ソース側或いはドレイン側のゲート酸 化膜が破壊されたデバイスの電流特性を測 定した結果、トランジスタとしての特性は依 然有している事が分かった。従って、提案の 多値アンチ・ヒューズの等価回路は図4のよ うに表わす事が出来る。本等価回路をベース に多値ヒューズを用いた不揮発メモリの設 計を行ったので、その結果を次節で述べる。



図5多値ヒューズを用いた OTP ROM のメ モリセルの(a)回路図と(b)レイアウト

(2) 多値ヒューズを用いた不揮発メモリ(OTP ROM)の試作

本節では、研究成果(1)で述べた多値ヒュー ズを用いた不揮発メモリ(OTP ROM)を試 作し、本技術がOTP ROMの大容量化に有効 である事を示す。

OTP ROM の回路構造

OTP ROM を構成するメモリセルの構造を図 5 に示す。本研究で使用するメモリセルは、 アンチ・ヒューズとして用いるトランジスタ と、セル選択用のアクセス・トランジスタの 2 トランジスタで構成される (図 5(a)参照)。 データ書き込み時は、ゲート酸化膜を破壊す る為に、ワード線(WL)に高電圧を印可す る。書き込みを行わないセルについては、ア クセス・トランジスタをオフ状態にする (BEN をグラウンドに接続する)事で、ヒ ューズ用トランジスタのゲートに高電圧ス トレスが掛からないようにする。この際、ア クセス・トランジスタ自身に高電圧が掛かる 為、トランジスタが壊れないように、高耐圧 の I/O トランジスタ (3.3V 耐圧)を用いた。 メモリセルのレイアウトを図 5(b)に示す。セ ルサイズは、3.96µm²である。提案する多値 ヒューズは、図4で示される通り、1トラン ジスタ当たり 3 値 (1.5 ビット相当) を保持 できる為、1 ビット当たりの面積は、2.64µm² となる。これは、従来提案されているメモリ セル[Cha]に比べて、38%の面積削減を実現 した事になる。

次に、図 6 に設計した OTP ROM の回路概略 図を示す。本回路では、1 ワード当たり 32 ビットを想定して、1 ワード 22 セルの構造と した。また、ワード数は 256 とした。

データ書き込み時は、ワード線(WL)、ドレ イン側ビット線(BLL)、ソース側ビット線 (BLR)及び、ウェル電位(VNW)の電圧 を、図2で示す書き込み条件となるよう設定 する。アクセス・トランジスタの選択信号 (BEN)には、WLの電圧にアクセス・トラ ンジスタの閾値電圧以上の電圧を印可する。







図 7 OTP ROM の読み出し動作

一方、データ読み込み時は、読み込みを行う ワード線(WL)に、本プロセスの標準電源 電圧である 1.8V を印可して、ビット線(BLL, BLR)の電圧変化を、同期型のコンパレータ を用いて読み取る。具体的な動作例を図7に 示す。なお、ビット線(BLL,BLR)の初期 電圧は、OV (=Low level)とする。図 7(a) は、書き込みを行っていない(ゲート酸化膜 を破壊していない) セルの読み出し動作を示 す。ヒューズ用のトランジスタのゲート酸化 膜でワード線(WL)とビット線(BLL,BLR) は絶縁されている為、ビット線の電圧は変化 せず、コンパレータの出力も Low level とな る。一方、図 7(b)は、ヒューズ用トランジス タのゲート酸化膜のドレイン側を破壊した セルを読み出す場合の動作を示している。こ の場合は、ワード線とドレイン側のビット線 が抵抗を介して接続された状態になるので (図4参照)、ドレイン側のビット線(BLL) の電圧だけが上昇する。従って、BLL のコン



図 8 OTP ROM のチップ写真



(a) ドレイン側酸化膜を破壊したセルを読出



(b) ソース側酸化膜を破壊したセルを読出図 9 OTP ROM の読み出し動作の測定結果

パレータ出力のみ High level となる。逆に、 ゲート酸化膜のドレイン側を破壊した場合 は、ソース側のビット線(BLR)の電圧だけ が上昇するので、BLR のコンパレータ出力の み High level となる(図7(c)参照)。以上か ら、図7に示す読み出し動作を行う事で、1 セル当たり3状態(=1.5 ビット)を読み出す 事ができる。

なお、図6は説明の簡略化の為、1ワード22 セル分(33ビット相当)だけを記載している が、実際は、16ワードを並列に配置した構造 で実装した。従って、アレイ全体の総セル数 は90kセルとなり、ビット数としては、128k ビット相当となる。

測定結果

前述の OTP ROM を 0.18um CMOS プロセ スで試作を行った。製造したチップの写真を 図8に示す。メモリ容量は128kビットで、 面積は 0.4mm² である(制御回路部分を除く)。 図9は、読み出し動作の測定結果を示してい
 る。ここで、コンパレータの基準電圧 VREF は 0.1V に設定した。図 9(a)は、BLL (ドレ イン)側を破壊したセルを読み出した時(図 7(b)に相当)の測定波形で、WLに1.8Vの電 圧を加えると、ゲート酸化膜の破壊部分を介 して BLL の電圧が上昇している事が分かる。 BLL の電圧が VREF を超えるタイミングでコ ンパレータのクロックを入れる事で、BLL の コンパレータの出力が High level に、BLR のコンパレータ出力が Low level になる。一 方、図 9(b)は、BLR (ソース)側を破壊した セルを読み出した時 (図7(c)に相当)の測定 波形である。先程とは逆に、BLR の電圧が上 昇している為、BLR のコンパレータ出力が High level に、BLL のコンパレータの出力が Low level になる。以上から、提案の回路構 造で、破壊位置に応じて正しく読み出せる事 が実測でも確認できた。

なお、図9では、読み出し時間が100μs以上 要しているが、これは VREF を比較的高めに 設定しているのに加えて、ゲート酸化膜破壊 後の抵抗が高い為である。これらの値は、最 適化の余地がある為、読み出し時間の高速化 は可能だと考えられる。

参考文献

[松藤] 松藤 他, 信学技報, ICD2008-8, pp. 39-43, 2008.

[Kaczer] B. Kaczer, et al., IEEE Trans. Electron Device, pp. 507-512, 2002.

[Crupi] F. Crupi, et al., Proc. International Reliability Physics Symposium (IRPS), pp. 55-59, 2002.

[Cha] H. Cha, et al., IEEE J. Solid-State Circuits, pp. 2115-2124, 2006.

5.主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

[学会発表](計1件) [1] <u>更田 裕司</u>,高宮 真,桜井 貴康,"多 値アンチ・ヒューズの実現に向けたゲート酸 化膜の破壊位置制御手法の提案と実証," 電子情報通信学会総合大会,新潟市, 2014/3/20.

- 6.研究組織
- (1)研究代表者
 更田 裕司(FUKETA HIROSHI)
 東京大学・生産技術研究所・助教
 研究者番号: 30587423

(2)研究分担者

該当なし

(3)連携研究者

該当なし