## 科学研究費助成事業

研究成果報告書

科研費

平成 2 8 年 6 月 1 5 日現在

機関番号: 5 7 4 0 3	
研究種目: 基盤研究(C)(一般)	
研究期間: 2013~2015	
課題番号: 2 5 4 2 0 2 7 7	
研究課題名(和文)超小形スイッチトキャパシタデジタル電力増幅器の開発	

研究課題名(英文)Development of small-sized switched-capacitor digital power amplifier

研究代表者

大田 一郎 (OOTA, Ichirou)

熊本高等専門学校・情報通信エレクトロニクス工学科・教授

研究者番号:60149995

交付決定額(研究期間全体):(直接経費) 4,000,000円

研究成果の概要(和文): 本研究では,キャパシタ(コンデンサとも言う)間の接続を半導体スイッチで高速に切り 換えることで電圧変換を行うスイッチトキャパシタ回路を用いて,コイルを使わない新しいデジタル電力増幅器を開発 した.本回路は,各キャパシタの充電電圧が2進数の各桁の重みに比例するように充電して,デジタル入力信号により 放電するキャパシタを直列接続するので,瞬時にデジタルからパワー用のアナログ出力電圧に変換できる.設計した16 ビットのデジタルアンプは,直流から20kHzまでの周波数特性はフラットで,軽負荷時と8 負荷時の電力変換効率はそ れぞれ99%および95%以上の高効率が得られた.

研究成果の概要(英文): A switched capacitor circuit (SCC) converts a voltage to other by changing the connection of capacitors using high speed semiconductor switches. In this study, a new coil-less digital power amplifier was developed using the SCC. In the proposed circuit, each capacitor is charged up to the voltage which is proportional to the weight of each binary digit. The output voltage is obtained by connecting the capacitors which is corresponding digital input signal is high. Therefore, a digital input signal can be converted to an analog power output voltage instantly. A designed 16-bit digital amplifier has the following feature. The frequency characteristic is flat from DC to 20 kHz, and the power conversion efficiencies at light load and 8 load are higher than 99% and 95%, respectively.

研究分野: スイッチング電源

キーワード: デジタルアンプ スイッチトキャパシタ D-Aコンバータ D級増幅器 デジタル電力増幅器 コイルレ ス 小形軽量 集積化

- 1.研究開始当初の背景
- (1) 従来のデジタル電力増幅器

従来のデジタル電力増幅器は D 級増幅器 とも呼ばれ,図1のように,まずデジタル信 号を D-A コンバータでアナログ小信号に変 換し,三角波と比較して PWM 波形を得る. これをスイッチング回路で振幅を直流電源 電圧 Vccまで増幅し,ローパスフィルタ LPF で高周波成分を取り除き,増幅したアナログ 信号を得ている.この方法では,回路が複雑 で小形軽量化や低価格化には向いていない. また,スイッチング回路ではコイルやトラン スが使用されているため,磁束の発生が大き く,低雑音化の点で問題がある.





## (2) 開発するデジタル電力増幅器

研究者ら長年に渡り,半導体スイッチとキャパシタだけで電圧変換でき,コイルやトランスなどの磁性部品を必要としないスイッチトキャパシタ(SC)電源を開発している. SC電源は,(a)小形化,軽量化が容易,(b)磁性雑音の発生が極めて少ない,(c)負荷変動に対する応答性が早い,(d)発振しない,などの特長をもち,次世代の電源回路として期待されている.





図2に提案するデジタル電力増幅器のブロ ック図を示す.同図に示すように,提案回路 は, A-D コンバータや比較器は不要で, デジ タル入力を直接,論理回路に加え,得られた クロック信号で SC 回路を駆動することによ って,パワー用のアナログ信号を得ることが できる.SC 回路では,まず,デジタル信号 のビット数分のキャパシタを配置する.次に, 直流電源 Vcc とスイッチ素子で, 各キャパシ タに充電される電圧比が2進数のそれぞれの ビットに対応するような重み付けで充電さ れる.次に,デジタル入力信号が1になって いるビットに対応するキャパシタを直列接 続して出力することによって,対応するデジ タル信号からアナログのパワー用出力を瞬 時に得ることができる.

## 2.研究の目的

既に,5 ビット入力の場合についてはシミ ュレーションにより諸特性を明らかにしお り,直流から20kHzの信号を97%以上の電力 変換効率で増幅できることを確認している. 本研究では更に,実用化に向けて 16 ビット のデジタル電力増幅器を開発し,製品化の妥 当性を明らかにする.

また,従来のデジタル選択方式ではビット 数を増加させるとクロックの総数も増加し て,出力電圧のリプルが増加する問題があっ たが,本研究では,キャパシタ数に関係なく 3 相クロックで動作する新しいデジタル選択 方式を提案し,16ビットデジタルアンプの動 作と諸特性を解析する.更に,放電時のデッ ドタイムをなくし,平滑キャパシタを取り除 いた場合の特性を明らかにする.

## 3.研究の方法

初年度は,既に従来方式で動作確認してい る5ビットのデジタル増幅器について,キャ パシタ数に関係なく3相クロックで動作する デジタル選択方式で回路設計し,その動作と 特性を解析する.2 年度は実際のオーディオ 用 CD に用いられている16ビットのデジタル 信号から直接,大音量のスピーカーを振動さ せるようなパワー用のデジタルアンプを開 発する.解析とシミュレーションによって, 提案回路の周波数特性,安定性,および,過 渡応答試験について明らかにする.最終年度 は,回路サイズや重量を求め,製品化の妥当 性を明らかにする.

4.研究成果

(1) 従来のデジタル選択方式 SC

図3に従来のデジタル選択方式SCの回路 構成を示す.図中の四角はスイッチを表し, 図4(a)に示す充電用クロック $\Phi_1 \sim \Phi_{15}$ と負荷 に接続する放電用クロック $\Phi_0$ で駆動される.

クロックの相順を逆にした場合でも定常 時のキャパシタの電圧変わらないため,理解 しやすいように状態  $\Phi_{15}$ から説明する.まず  $\Phi_{15}$ が高レベルになると,キャパシタ  $C_1 \ge C_2$ が接続され同電圧となる.次に  $\Phi_{14}$ が高レベ





ルになると, $C_1 \ge C_2$ が直列接続され $C_3$ を充 電することで, $C_3$ は $C_1$ の2倍に充電される. 次に $\Phi_{13}$ が高レベルになると, $C_1$ , $C_2$ , $C_3$ が 直列接続され $C_4$ を充電するため, $C_4$ は $C_1$ の 4倍に充電される.同様に, $\Phi_{12} \sim \Phi_2$ の順でそ れぞれが高レベル時に, $C_5 \sim C_{15}$ はそれぞれ 各キャパシタの右にあるキャパシタをすべ て直列接続したもので充電されるため,各キ ャパシタは右側のキャパシタの2倍に充電さ れる.最後に $\Phi_1$ が高レベル時に $C_1 \sim C_{15}$ が直 列接続され直流電源 $V_{\rm DC}$ で充電される.従っ て $C_{15}$ , $C_{14} \sim C_2$ , $C_1$ はそれぞれ $V_{\rm DC}/2^1$ , $V_{\rm DC}/2^2$ ~ $V_{\rm DC}/2^{14}$ , $V_{\rm DC}/2^{14}$ まで充電され, $V_{\rm DC}$ , $C_{15}$ ,  $C_{14} \sim C_2$ の電圧比は2進数の各桁に対応する 比に等しくなる.

次に放電クロック  $\Phi_0$ が高レベルになると, 入力が1になっているビットに対応するキャ パシタのみが直列接続され,放電スイッチ  $\overline{O_1}$ ~ $\overline{O_{15}}$ を介して  $V_0$ に出力される.

(2) デジタルアンプの全体の回路構成

図5にデジタルアンプの全体の回路構成を 示す.図中の SC1 と SC2 は,それぞれ図 3 の回路と同じで,図4(a)および(b)に示すクロ ックで駆動される.即ち,充電クロックと放 電クロックを逆位相としプッシュプル動作 することで.小さい平滑キャパシタ CL で出 力電圧リプルを軽減できる.単一の SC のみ で動作する場合は,充電クロックが高レベル 時に CL から電荷を供給し出力を保持する必 要がある . 出力周波数が高くなると , C<sub>L</sub>のイ ンピーダンスが低下し,無効電流が増加する ことで効率が低下する.プッシュプル方式で は SC からの出力が途切れる区間はスイッチ が切り替わる際のデッドタイムのみとなる。 従って,出力保持に用いる平滑キャパシタCL を最小限の値にできる.次に,SC からの出 力電圧 V。は同図中に示すフルブリッジ回路 に接続される.スイッチ p が高レベル時は  $V_{o}$ が直接  $V_{out}$ に接続されるが,スイッチ n が 高レベル時にはV。が反転してV<sub>out</sub>に出力され ることで負の電圧を出力する.従って,スイ ッチャとればデジタル入力の符号ビットで制 御される.



(3)提案回路の回路構成と充電動作

図 6 に提案するデジタル選択方式 SC の回 路構成を示す.図中のスイッチ[],2と3は それぞれ図 7(a)の充電用クロック Φ<sub>1</sub>,Φ<sub>2</sub>と放 電用クロック Φ<sub>3</sub> で駆動される.また,提案 回路においてもプッシュプルで動作し,図 6 の SC1 と反転クロックで動作する SC2 が図 5 に組み込まれる.まず, $\Phi_1$ が高レベルになる と,図6の右端のキャパシタ $C_{15a}$ と $C_{15b}$ が直 列接続され電源電圧 $V_{DC}$ によって $V_{DC}/2$ まで 充電される.次に $\Phi_2$ が高レベルになると, 同図の $C_{14a}$ と $C_{14b}$ が直列接続され, $V_{DC}/2$ に 充電された $C_{15a}$ によって,それぞれ $V_{DC}/4$ ま で充電される.この動作を繰り返すと,上下 のキャパシタ2個が直列接続され,右隣のキ ャパシタで充電されるので,右隣の1/2の電 圧になるように充電される.従って, $C_{15a} \sim C_{1a}$ および $C_{15b} \sim C_{1b}$ の充電電圧は $V_{DC}/2^1$ ,  $V_{DC}/2^2$ ,・・ $V_{DC}/2^{14}$ , $V_{DC}/2^{15}$ となり,2進数の 各桁の比に充電される.左端のキャパシタ $C_0$ は $C_{1a}$ と $C_{1b}$ の充電電圧の変動を抑制するキ ャパシタであり, $V_{DC}/2^{15}$ に充電される.



(a) SC1 用クロック(b) SC2 用クロック 図7 充放電用クロック信号

(4)提案回路の放電動作

キャパシタ C<sub>1a</sub>, C<sub>1b</sub>から C<sub>15a</sub>, C<sub>15b</sub>に対応す るデジタル入力ビットをそれぞれ b<sub>1</sub> ~ b<sub>15</sub> と する.放電用クロック Φ<sub>3</sub>および Φ<sub>3</sub>'が高レベ ルになると,従来回路と同様に入力ビットに 対応するキャパシタのみが直列に出力され る.提案回路の放電クロックでは切り替わり 時にデッドタイムを設けておらず,常にどち らかの SC から負荷に電荷が供給される.従 って,デッドタイムでの出力保持に用いる微 小な平滑キャパシタ C<sub>L</sub>を除去できる.

(5) Hspice によるシミュレーション

Hspice を用いて提案回路の動作確認および 従来回路と特性の比較を行う.シミュレーシ ョンに用いた回路パラメータを表1に示す. 両回路は回路面積が等しく,且つスイッチの 最高動作速度が等しいという条件で比較す る.従って,提案回路における電荷転送キャ パシタの数n。は従来回路の62/30倍となるた め,提案回路のキャパシタ C は従来回路の 30/62 倍の容量値とする.同様にフルブリッ ジを除くスイッチの数nsw は188/120倍とな

表1 回路パラメータ						
素子値	従来	提案				
電源電圧 V <sub>DC</sub>	12V	24V				
最大出力電圧 V <sub>max</sub>	24V	24V				
キャパシタ数 <i>n</i> 。	30	62				
キャパシタ <i>C</i>	100 µF	48 µF				
平滑キャパシタ <i>C</i> <sub>L</sub>	0.1 µF	無し				
スイッチ数 <i>n</i> sw	120	188				
オン抵抗 r <sub>on</sub>	10mΩ	$16m\Omega$				
クロック周波数 $f_{ m c}$	500kHz	4.3 MHz				
クロック周期 <i>T</i> <sub>c</sub>	2μs	234 ns				
充電クロック相数 n <sub>clock</sub>	15	2				

るため 提案回路のオン抵抗 r<sub>on</sub>は従来回路の 188/120 倍の値とする.次にスイッチの最高 動作速度を 54ns とすると提案回路のクロッ ク周波数 f<sub>c</sub>は 4.3MHz,従来回路では 500kHz としている.

(6) 出力電圧リプルの解析と最大許容負荷 負荷抵抗  $R_{\rm L}$  の最小値は放電時に許容され る最大の出力電圧リプル  $\Delta V_{\rm max}$  の値から決定 される.出力電圧を 16bit の精度とするため には,  $\Delta V_{\rm max}$  は提案回路の最小入力ビットが 変化したときの出力電圧変化  $\Delta V_{\rm out}$  の1/2 以下 である必要がある. $\Delta V_{\rm out}$ は  $V_{\rm max}=24$ V 時で,  $\Delta V_{\rm out}=V_{\rm max}/2^{15}\approx 0.73$ mV となる.従って,  $\Delta V_{\rm max}\leq 0.37$ mV となる. $V_{\rm out}$ が最大となるとき はすべての Cが直列となり,放電時の等価直 列容量  $C_{\rm T}$  は最小で,出力電圧リプルは最大 となる. $V_{\rm out}$ が最大となるときの瞬時等価回 路から  $\Delta V_{\rm max}$ を導出すると,

$$\Delta V_{\max} = V_{\max} \left( 1 - e^{-\frac{1}{2f_c C_T (R_L + R_{onT})}} \right) \cdot \frac{R_L}{R_L + R_{onT}} \quad (1)$$

となる.但し, $R_{onT}$ は放電時に負荷に接続されるスイッチによる合成オン抵抗を表す.  $\Delta V_{max} \le 0.37 \text{mV}$ を満たす負荷抵抗 $R_L$ は表1 に示す回路パラメータを用いると約 1.2kΩ となるが,一般的なスピーカー等の負荷は数  $\Omega$ 程度である.従って,1.2kΩと8 $\Omega$ の場合 についてシミュレーションを行った.

表 2 に最小出力時定数  $\tau_{min}$  と最大出力電圧 リプル  $\Delta V_{max}$  の値について,式(1)から算出さ れる解析値とシミュレーション値を比較し た結果を示す.  $\Delta V_{max}$  の解析値とシミュレー ション値の誤差率  $\varepsilon$  は  $R_L=1.2k\Omega$  および  $8\Omega$ の場合でそれぞれ約 3%である.更に, $\tau_{min}$ の誤差率  $\varepsilon$  はともに 1%以内の値となった. 従って,解析値とシミュレーション値はよく 一致しており,解析の有効性が確認された.

(7) 定常状態の出力波形

図 8 に負荷抵抗  $R_L=1.2k\Omega$  において出力電  $E V_{out}$ が出力周波数  $f_{out}=10kHz$  の正弦波状に 変化するように入力ビットを加えた場合の 定常時の出力電圧波形を示す.図9 は図 8 の

表2 解析値とシミュレーション結果の比較

負荷抵		密长店	シミュレー	誤差率
抗 <i>R</i> L		用牛们们但	ション値	e(%)
$1.2 \text{ k}\Omega$	$\tau_{min}$	8.01 ms	$7.95~\mathrm{ms}$	-0.8
	$\Delta V_{ m max}$	0.345  mV	0.354  mV	2.7
$8 \Omega$	$\tau_{min}$	$53.4~\mu{ m s}$	$53.6~\mu s$	0.4
	$\Delta V_{\rm max}$	$50.7~\mu s$	49.2 mV	-3.2



図8 定常時の出力電圧波形



拡大波形を示す.両図より,従来回路と比較 して出力電圧のステップ数が約8.5倍に増加 し,より理想的な正弦波出力が得られている ことが確認できる.

図 10 と図 11 にそれぞれ負荷抵抗  $R_L$ =1.2k $\Omega$ および 8 $\Omega$  における周波数特性を示す.出力 周波数  $f_{out}$ は 100Hz から 20kHz まで変化させ る.  $V_{out}$ は出力電圧の実効値で,電力変換効 率 $\eta$ は次式で定義される.

$$\eta = \frac{R_{\rm L}}{V_{\rm pc}} O 供給される電力P_{\rm out} \times 100$$
(2)

図 10 より  $R_L$ =1.2k $\Omega$ の場合では,両回路と もに周波数変化による出力電圧の減衰はな いが,従来回路では 2kHz 付近から大きく効 率  $\eta$ が低下している.提案回路においては高 周波での効率が維持されており,最大で 72.6%改善された.従って,平滑キャパシタ を除去したことによる影響が顕著に現れて いることが分かる.図 11 の  $R_L$ =8 $\Omega$ の場合で は,全周波数帯で特性が改善され, $f_{out}$ =100Hz において約0.8V高い出力で 効率 $\eta$ は約4.4%



図 10 周波数-効率と出力電圧(R<sub>L</sub>=1.2kΩ)





改善された.これは提案回路がクロック周波 数を高速化し,出力電圧リプルを減少させる ことができたためである.

(8) まとめ

本研究では,3相クロックで動作するデジ タル選択方式 SC を用いた 16 ビットデジタル アンプを開発した . Hspise シミュレーション によって従来方式との比較を行い,以下の結 論が得られた .(1)最高動作速度が等しいスイ ッチを用いた場合,クロック周波数を約 8.5 倍に高速化し,出力電圧のステップ数を増加 できた .(2)軽負荷の場合において効率が 99% 以上と極めて高い周波数特性が得られた.平 滑キャパシタを除去したことで高周波にお ける効率が最大 72.6%改善されることを確認 した.(3) R<sub>L</sub>=8Ω の場合,従来回路よりも最 大約 0.8V 高い出力で, 効率は約 4.4%改善さ れた,以上のことにより,提案回路の諸特性 を明らかにすることができたが,市販のデジ タル増幅器と性能等を比較しての製品化の 妥当性を明らかにするまでは至らなかった. 今後は、このことを含め、キャパシタの容量 を最適配分することで,より内部損失を低減 する方法等を検討する予定である。

本研究の原理は各キャパシタ電圧が2進数

の各桁の重みに比例するように充電される ことを利用している.本研究を行う中で,こ の原理をn進数に拡張することで,入力電圧 あるいは電源電圧をJの±K乗倍で昇降圧で きる冪乗昇降圧形 SC 電源を考案できた(J と K は整数である).今後の研究の展開とし てこの回路についても開発を行う予定であ る.

5.主な発表論文等

(研究代表者,研究分担者,および連携研究 者には下線を引いている)

[ 雑誌論文](計0件)

[学会発表](計5件)

岩永友也 ,寺田晋也 ,江口 啓 ,大田一郎, 冪乗で昇降圧できるスイッチトキャパシ タ電源,第29回回路とシステムワーク ショップ, 査読有り, pp. 297-300, 平成 28年5月12日,北九州国際会議場. 守田達弥, 寺田晋也, 江口啓, 大田一郎, 2 相クロックで電荷配分するデジタル選 択方式スイッチトキャパシタ DC-AC コン バータに関する研究, 平成27年度(第6 回) 電気学会九州支部高専研究講演会, 査読無し, no.A7, pp.13-14, 平成 28 年 3 月5日,有明高等専門学校. 岩永友也,<u>寺田晋也</u>,江口 啓,<u>大田一郎</u>, 3 相クロックで動作するスイッチトキャ パシタを用いた 16 ビットデジタルアン プに関する研究,平成26年度 第13回電 子情報系高専フォーラム,査読無し, no.B-1, pp.57-60, 平成 27 年 11 月 14 日,

熊本高専 . 田尻祐貴 ,<u>寺田晋也</u>,江口啓,<u>大田一郎</u>, 2 相クロックで電荷配分できるデジタル 選択方式スイッチトキャパシタを用いた デジタル電力増幅器の開発,平成 26 年度 第 13 回電子情報系高専フォーラム,査 読無し, no.A-5, pp.17-20,平成 26 年 11月8日,熊本高専. 坂井健太朗,<u>寺田晋也</u>,江口啓,<u>大田一</u>

<u>郎</u>,デジタル選択方式スイッチトキャパ シタ電源の等価回路を用いた動特性の解 析,電気学会 電子回路研究会,査読無し, ECT-14-004, pp.19-24,平成26年1月 23日,しいのき迎賓館.

- 6.研究組織
- (1)研究代表者
   大田 一郎(00TA, Ichirou)
   熊本高等専門学校・情報通信エレクトロニクス工学科・教授
   研究者番号:60149995

(2)研究分担者
 寺田 晋也(TERADA, Shinya)
 熊本高等専門学校・制御情報システム工学
 科・准教授
 研究者番号:70455179