科学研究費助成事業

平成 2 9 年 6 月 1 7 日現在

研究成果報告書

機関番号: 1 3 5 0 1	
研究種目: 基盤研究(C) (一般)	
研究期間: 2013 ~ 2016	
課題番号: 2 5 4 2 0 3 2 9	
研究課題名(和文)容量型センサの低消費電力・ディジタル出力型信号処理システムに関する研究開発	
研究課題名(英文)The study of the low-power, digital output signal processing circuits for capacitive sensors	
研究代表者	
小川 覚美 (OGAWA, Satomi)	
山梨大学・総合研究部・准教授	
研究者番号:4 0 2 5 2 1 6 8	
交付決定額(研究期間全体): (直接経費) 3.900.000円	

研究成果の概要(和文):本研究では、時間・ディジタル変換器(TDC)を用いたディジタル出力型の容量型セン サのCMOSインターフェイス回路を提案した。TDCは、周期が僅かに異なる2つのクロック信号の周期の差を利用し て高精度の変換が可能となる。容量・ディジタル変換において、11.3ビット精度が得られることをシミュレーシ ョンによって、10.3ビット精度が得られることを試作回路の測定結果によって示した。容量・時間変換の高精 度、低消費電力化を図るため3つの容量・時間変換器(CTC)を提案した。構成素子の非理想的な特性を回路的に相 殺することにより、分解能が12ビット程度、消費電力が数1000以下となる結果が得られた。

研究成果の概要(英文): A high-accuracy CMOS interface for differential capacitive sensors using a time-to-digital converter (TDC) is presented. The proposed TDC achieves high resolution using two clock signals of which the periods are different. The performances of the proposed CMOS interface are simulated by HSPICE using 0.18 um CMOS process parameters. The resolutions of 11.3 bits are achieved with calibration. The maximum nonlinear errors are smaller than plus/minus 0.55 LSB. The measured results of a prototype circuit indicate that the resolutions of 10.3 bits is achievable. To realize higher-accuracy capacitance-to-time conversion, three differential-capacitance-to-time converters (DCTC) for capacitive sensors were proposed. Simulated results have demonstrated that 12-bit resolution is achievable. The power consumption of the proposed circuits is 25.6 microwatts for 1.8 V

The proposed circuit is suited for co-integration with MEMS-type sensors and microcontroller-based measurement system.

研究分野:電子デバイス・集積回路

キーワード: 容量型センサ 容量・時間変換器 時間・ディジタル変換器 スイッチドキャパシタ回路 センサ信号 処理回路 CMOSアナログ回路 1.研究開始当初の背景

(1) 静電容量型センサは、圧力、加速度、回転角度、位置等の物理量の検知に広く使われている。近年の MEMS 技術の進歩に伴ってセンサを微小サイズで作り込むことが可能となり、容量型センサの応用分野は益々広がっている。差動容量型センサは、物理量の変化によって容量が相補的に変化する2つのキャパシタで等価的に表すことができる構造の容量型センサである。

これまでに、差動容量型センサの容量変化 を電気信号に変換する信号処理回路がいく つか提案されている。近年、医療・ヘルスケ ア分野に代表されるように、高速・高精度だ けでなく、バッテリー駆動のポータブル機器 に搭載し長時間駆動できる小型・低消費電力 型のセンサ信号処理システムが求められて いる。しかし、これまでに提案された容量型 センサの信号処理回路の多くはその消費電 力が mW オーダーである。バッテリー駆動の ポータブル機器等へ用いるためには更に2 桁から3桁以上消費電力を下げる必要があ る。また、センサからの信号をディジタル信 号処理する用途が増えており、ディジタル出 力できるセンサ信号処理回路への要求も大 きい。現在のところ、ディジタル出力を得る ために一般的にアナログ・ディジタル(A/D) 変換器が用いられている。A/D 変換器を用い ることによって、回路規模が増加し消費電力 が増える。更に、回路の応答速度も低下する。 A/D 変換器を用いることなくディジタル出力 できる、小型・低消費電力の容量型センサの 信号処理回路が求められている。

2.研究の目的

(1) 本研究は、アナログ・ディジタル (A/D) 変換器を用いることなくディジタル出力で き、µW オーダーの低消費電力、高速・高精 度の差動容量型センサの信号処理システム を開発することを目的としている。本提案シ ステムは、基本的に、差動容量型センサの2 つのセンサキャパシタの容量差と容量和の 比に比例した信号を出力するレシオメトリ ック信号処理を行う構成としている。アナロ グとディジタル技術を組み合わせることに よって従来型よりも2桁以上高速の信号処理 が期待できる。

本提案システムは、微小電気機械システム (MEMS: Micro Electro Mechanical Systems)型 の容量型センサとともに CMOS 集積化が可 能であり、ボタン電池で長時間のバッテリー 駆動が求められるポータブル機器等、様々な 分野への応用が期待される。

3.研究の方法

(1) 本研究は、まず、従来の A/D 変換器を用 いたディジタル出力型の差動容量型センサ の信号処理回路の構成、信号処理速度と精度、 消費電力について調査を行った。この結果に 基づいて、小型・低消費電力の新しい容量・ 時間変換器 (CTC)を提案した。低消費電力化 を考慮し、回路の構成素子を設計した。回路 シミュレーションを行い、また、回路を 0.18 µm CMOS プロセスで試作集積化し、回路の 特性を評価した。また、時間を高精度にディ ジタルに変換する時間・ディジタル変換器 (TDC)の設計を行った。回路のディジタル部 は、FPGA (Field Programmable Gate Array)と汎 用の CMOS ゲート IC 用いて試作した。

(2) 精度の改善を図るため CTC の3 つの新し い構成を提案した。回路シミュレーションと 試作集積化により、回路の特性を評価した。 本研究で提案された回路の特性を総合的に 比較・評価した。

4.研究成果

(1) 容量・時間変換器(CTC)、時間・ディジタ ル変換器(TDC)を用いたディジタル出力型の 差動容量型センサの CMOS インターフェイ ス回路を提案した。

提案回路のブロック図を図1に示す。



図 1. A block diagram of the proposed CMOS interface for differential capacitive sensors.

容量・電圧変換器 (CVC)を含む CTC によっ てセンサの容量差がパルス幅 t_0 に変換される。 TDC によって t_0 がディジタル値に変換される。 図 2 に CTC の回路図とタイミング図を示

す。



 \boxtimes 2. (a) The schematic and (b) the timing diagram of the CTC.

図 2 の回路によって、差動容量型センサの容 量 $C_a \ge C_b$ の容量差が電圧 V_{PULSE} のパルス幅 として時間 t_o

$$t_o = \left(\frac{C_a - C_b}{C_a + C_b} + 1\right) \frac{C_H V_r}{I_B} \tag{1}$$

に変換される。TDC は、図3に示すように t_o をクロック信号 CLK_M でパルス幅をカウン トすることによってディジタル値に変換す る。



 \boxtimes 3. The timing diagram of a Basic TDC.

 t_0 の立ち上がり時と立ち下がり時に生じる変 換誤差 t_{sr} 、 t_{sf} は、CLK_Mに加えて、CLK_M よりもわずかに周期の短いクロック信号 CLK_Sを用いることによって低減できる。こ れによって時間・ディジタル変換の分解能は 両クロックの周期差となる。クロック信号 CLK_Mの周期を T_M 、クロック信号 CLK_S の周期を T_S とすると、次式のように、まず、 t_0 はディジタル値 n_1 に変換される。

$$t_{a} = n_{1} \times T_{M} - t_{sr} + t_{sf} \tag{2}$$

 t_{erx} t_{ef} はそれぞれ次式で示されるように、ディジタル値 n_2 、 n_3 に変換される。

$$\boldsymbol{t}_{\boldsymbol{\varepsilon}\boldsymbol{r}} = \boldsymbol{n}_2 \times (\boldsymbol{T}_M - \boldsymbol{T}_S) \tag{3}$$

$$t_{ef} = n_3 \times (T_M - T_S) \tag{4}$$

図4に0.18 μm CMOS プロセスパラメータ を用いた場合のCTCのHSPICEシミュレーシ ョン結果を示す。





図4は、フルスケールt_o=102.4 µs に対してオ フセット誤差が0.6%、非直線性誤差が0.022% となることを示している。図5に、CTCと TDCを含む図1の回路の容量・ディジタル変 換特性のシミュレーション結果を示す。



図 5. Simulated performance of the proposed CMOS interface: (a) The digital output and (b) the deviation from the ideal value.

シミュレーションによって、2 つのクロック 信号によって 8+3.3=11.3 ビット精度が得られ ることを示した。微分非直線性誤差は ± 0.55 LSB (1 LSB= $T_M - T_S = 0.04 \ \mu s$)である。

(2) 高精度のスイッチドキャパシタ差動容 量・時間変換器(DCTC)を提案した。

図 6 に DCTC の回路図とタイミング図を 示す。



図 6. (a) The schematics of the DCTC. (b) The timing diagram of clock signals.

この回路によって、次式に示すように、 $C_a - C_b$ 、 $C_a + C_b$ に比例した時間 t_1 、 t_2 が出力される。ただし、 C_h はホールドキャパシタである。

$$t_1 = \frac{(C_a - C_b) + C_h}{I_{ref}} V_r \tag{5}$$

$$t_2 = \frac{C_a + C_b}{I_{ref}} V_r \tag{6}$$

ディジタル的に t_1 、 t_2 の比をとることによって出力 N は次式のようになる。

$$N = \frac{t_1}{t_2} = \frac{C_a - C_b}{C_a + C_b} + \frac{C_b}{C_a + C_b}$$
(7)

図7に0.18 µm CMOS プロセスパラメータ を用いた場合の DCTC の HSPICE シミュレー ション結果を示す。



図 7. Simulated performance of the proposed DCTC: The output *N* (a) and the nonlinear error (b) as a function of capacitance difference-to-sum ratio.

図 7 は、フルスケール(FS)に対し、利得誤差 が 0.02 %、オフセット誤差が 0.02 %、非直線 性誤差が 0.18 %となることを示している。試 作した DCTC に対する測定結果からフルスケ ール(FS)に対し、利得誤差が 0.16%、オフセ ット誤差が 0.095%、非直線性誤差が 1.39 % となることを示した。回路の消費電力は±0.9 V の電源電圧に対して 500 μW である。

(3) 高精度、低消費電力の容量・時間変換器 (CTC)を提案した。

図 8 に CTC の回路図とタイミング図を示 す。この回路は構成素子の非理想的な特性を 回路的に相殺することができる。*C_a、C_b*に比 例した時間 t₁、t₂が出力され、出力 N は次式 のようになる。

$$N = \frac{t_1 - t_2}{t_1 + t_2} = \frac{C_a - C_b}{C_a + C_b}$$
(8)

0.18 μm CMOS プロセスパラメータを用いた HSPICE シミュレーションによって、利得誤 差が 0.0087 %、オフセット誤差が 0.00016 %、 非直線性誤差が 0.027 %となることを示した。 回路の消費電力は 1.8 Vの電源電圧に対して 25.6 μW である。



☑ 8. (a) The schematics of the C/T converter. (b) The timing diagram of clock signals.

容量をディジタル値に変換する回路に関 する研究は、主に国外で行われており、様々 な研究成果が報告されている。その成果の多 くが単一容量・ディジタル変換器についてで ある。本研究は、差動容量・ディジタル変換 器についての研究成果である。提案回路にお いて、変換時間が 110 µs、11.3 ビットの分解 能が得られることを示された。時間・ディジ タル変換回路を含まない容量・時間変換回路 部分の直線性は 12 ビット程度であり、消費 電力は 1.8 V の電源電圧に対して 25.6 µW と なった。

また、当初、時間・ディジタル変換器は、 FPGA を用いて実現するつもりであった。し かし、回路合成によって回路の遅延時間が僅 かに変化し、時間・ディジタル変換動作に影 響を与えることから、本研究では時間・ディ ジタル変換器を汎用の CMOS ゲート IC 用い て試作した。

本研究による提案回路は、微小電気機械シ ステム (MEMS: Micro Electro Mechanical Systems) 型の容量型センサとともに CMOS 集積化が可能であり、ボタン電池で長時間の バッテリー駆動が求められるポータブル機 器等、様々な分野への応用が期待される。

今後は差動容量型センサの利点を活かし、 容量型センサの高精度の信号処理が求めら れる応用分野に対し、実用化に向けた研究を 進める予定である。

5.主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計3件)

<u>S. Ogawa</u>, "A Low-Power, High-Accuracy Capacitance-to-Time Converter for Differential Capacitive Sensors," Proceedings of the IEEE IEEE 8th Latin American Symposium on Circuits and Systems, 査読有, pp. 2017, 13-16.

M. Nagai and <u>S. Ogawa</u>, "A High-Accuracy Differential-Capacitanceto-Time Converter for Capacitive Sensors," Proceedings of the IEEE 58th International Midwest Symposium on Circuits and Systems, 查読有, 2015, pp. 1-4.

DOI: 10.1109/MWSCAS.2015.7282200.

<u>S. Ogawa</u>, "A CMOS Interface for Differential Capacitive Sensors Using a Time-to-Digital Converter," Proceedings of the IEEE 57th International Midwest Symposium on Circuits and Systems, 査読有, 2014, pp. 945-948. DOI: 1109/MWSCAS.2014.6908572.

[学会発表](計7件)

シュレスタ ソミ,<u>小川 覚美</u>,佐藤 隆 英,"差動容量型センサの信号処理回路の 精度改善,"平成 29 年電気学会全国大会, 講演論文集 3-031,第3分冊 p.44, March 17,2017 (富山大学・五福キャンパス).

棚田 康介, 小川 <u>覚美</u>, 佐藤 隆英, "荷 重測定用の容量型センサの試作及び評価 と信号処理回路の開発," 平成 29 年電気 学会全国大会,講演論文集 3-021, 第 3 分 冊 p.29-30, March 17, 2017 (富山大学・ 五福キャンパス).

<u>小川 覚美</u>, "C/T 変換を用いた高精度容 量型センサ・インターフェイス," 平成 28 年電気学会全国大会,講演論文集 3-012,第3分冊 p.15, March 18, 2016 (東 北大学・川内キャンパス).

永井 正成,小川 覚美, "C/T 変換を用い

た容量型センサ CMOS インターフェイスの 高精度化に関する検討," 平成 27 年電気 学会全国大会, 講演論文集 3-017, p.18, March 26, 2015 (東京都市大学・世田谷キ ャンパス).

永井 正成, 小川 覚美, "C/T 変換を用い た容量型センサ CMOS インターフェイスの 高精度化," 第 21 回電気学会東京支部沼 津・山 梨支所研究発表会,予稿集 NY.21-01, pp. 4-7, Nov. 21, 2014 (東芝 キャリア(株)).

<u>小川 覚美</u>,永井 正成,"C/T 変換を用い た容量型センサ CMOS インターフェイス," 平成 26 年電気学会電子・情報・システム部 門 大 会, 講 演 論 文 集 GS5-5, pp. 1550-1553, Sept. 4, 2014 (島根大学・松 江キャンパス).

石原 拓馬,橋場 智之,<u>小川 覚美</u>, "時 間・ディジタル変換器とそのセンサ信号処 理への応用," 平成 25 年度電気関係学会 東海支部連合大会,講演論文集 G5-6, Sept. 24, 2013 (静岡大学).

〔その他〕

ホームページ等 http://nerdb-re.yamanashi.ac.jp/Profile s/339/0033858/profile.html http://www.scrs.yamanashi.ac.jp/wp-cont ent/uploads/2015/10/ogawa.pdf

6.研究組織

(1)研究代表者
小川 覚美(OGAWA, Satomi)
山梨大学・大学院総合研究部・准教授
研究者番号:40252168

(2)研究協力者 佐藤 隆英 (SATO Takahide) 横手 裕治 (YOKOTE, Hiroji)