科学研究費助成事業 研究成果報告書



平成 27 年 6 月 17 日現在

機関番号: 82118 研究種目: 若手研究(B) 研究期間: 2013~2014

課題番号: 25871110

研究課題名(和文)2重SOIウエハを用いた計数型ピクセル検出器の開発

研究課題名(英文)Development of counting-type pixel detector using double SOI wafer

研究代表者

三好 敏喜 (MIYOSHI, Toshinobu)

大学共同利用機関法人高エネルギー加速器研究機構・素粒子原子核研究所・研究機関講師

研究者番号:20470015

交付決定額(研究期間全体):(直接経費) 3,300,000円

研究成果の概要(和文): CMOS回路の性能を向上させる技術であるSOI (Silicon - on - insulator) 技術を用いて、センサと回路が一体になったピクセル検出器を開発した。ピクセル回路には前段増幅回路と波高弁別回路とカウンターが含まれている。開発上の問題となっている、センサと回路間のクロストーク低減や耐放射線性向上のために、2重SOIウエハを使用した。2重SOI層の上層を回路層とし、下層をシールド層とした。シールド層に一定電圧をかけることでクロストークが低減し、負電圧をかけることで耐放射線性が向上した。これら開発の結果、将来の実用化の目途がついた。

研究成果の概要(英文): We have developed pixel detectors including both sensor and circuit, using SOI (Silicon-on-insulator), which improves performance of CMOS circuit. The pixel circuit includes preamplifier, discriminator, and counter. To solve problems such as crosstalk between sensor and circuit and radiation hardness, double SOI wafer has utilized. Top SOI layer was used as SOI-CMOS circuit and the bottom as a shield layer. When a constant voltage was applied in the middle SOI layer, the crosstalk was suppressed. When negative voltages were applied, radiation hardness was improved. The results might promise the utilization of the SOI counting-type pixel detectors for various application.

研究分野: エレクトロニクス

キーワード: 半導体 X線 電子デバイス SOI CMOS

1.研究開始当初の背景

ピクセル検出器は、X線や荷電粒子の位置 情報や、エネルギー情報を得たり、2次元画 像を得るためのものである。主に材料として シリコンが使われるが、1枚のシリコンウエ 八から検出器を製作する場合、回路は抵抗率 が低いウエハ、センサは抵抗率が高いウエハ が必要であるので、両者に矛盾があり最良の 性能は得られない。いくつかの高性能なピク セル検出器は、回路とセンサを別々に作り、 金属バンプで接続している(ハイブリッド 型)。この場合、金属バンプが不要な物質に なり、またそれ自身の大きさによりピクセル の大きさに制約が出てくる。そこで我々(測 定器開発室・SOIPIX グループ)は、抵抗率 が異なる2つのシリコンウエハから作成した SOI 基板にセンサを作り、薄い SOI 層に回路 を作り、両者を絶縁膜を貫通するビアを通じ て接続させるという、ワンチップ型のピクセ ル検出器を開発してきた。この場合は製作を 一括して行うことができ、金属バンプに比べ て余分な物質が減り、回路とセンサの接続箇 所を小さくすることができる。また、SOI 技 術は本来通常の CMOS 回路の性能を向上さ せるための技術であるので、従来の、1枚の シリコンウエハから製作する CMOS 回路よ りも回路の性能が良くなる。これこそが理想 的な検出器の形態であるが、非常に難しく挑 戦的な研究開発であるため、世界を見渡して も、我々の研究グループのみ長年続けること ができている。困難である主な理由は以下に なる。

- (1) 回路とセンサが近いことから、センサ裏面に高電圧を印加すると表面(SOI 層)の回路動作に影響する (バックゲート効果)
- (2) 回路とセンサが近いことから、両者の間に干渉が起こる(クロストーク)
- (3) 回路とセンサを薄い絶縁酸化膜で分けているために、放射線量が多いと酸化膜に正孔が蓄積して回路に影響を与える(イオン蓄積効果、あるいは TID 効果)

我々の研究グループでこれまで成果を挙げてきたものは、回路が簡単なもの、すなわちアナログ出力を読み出す"積分型"のみであった。回路規模を大きくし、高速回路処理を行ってデジタル出力まで行う理想的なワンチップ型の検出器を作るためには上記の3点が高いハードルとなっていた。近年、通常のSOIウエハではなく2重SOIウエハを製作して真ん中のSOI層をシールド層とすると、上記の3つの課題を克服できる可能性があることが分かってきた。

2 . 研究の目的

ピクセル毎に高速処理回路を搭載した、ワンチップ型のピクセル検出器を開発して、次世代ピクセル検出器として実用化できるレベルに持っていくことである。具体的には、

(1) CMOS 回路の性能を向上させる技術である SOI (Silicon - on - insulator) 技術を用いて、ピクセル内で高速処理を行って検出情報をデジタル化する。(2) SOI 基板にセンサを形成させて、センサと回路が一体になったワンチップ型の検出器を作る。(3) 回路とセンサが近いことによる諸問題克服のために、2 軍 SOI ウエハを使用する。

3.研究の方法

既存のシンプルな基本回路を含んだ2重 SOI ウエハを用いたピクセル検出器や、2重 SOI 上に単体トランジスタを複数搭載した試験チップを用いて、2重 SOI ウエハ使用時に生じる事象を整理し、利点と欠点を洗い出す。その結果を、より複雑な回路をピクセル内に含む計数型ピクセル検出器開発に反映させる

LSI 設計を行い SOI ピクセル検出器を製作し、試験を行う。LSI プロセスには数か月を要し、プロセス終了後には裏面処理と組み立て作業があるため、およそ半年を要する。そのため、2 年間で数回試作の機会があり、研究の流れは各試作チップ毎に、設計、製作、試験、の3段階からなる。

(1) 回路設計

指定サイズの画素内に、ピクセル回路を設計する。設計の際にはまずはじめに回路シミュレーションを行いトランジスタパラメータの最適化を行う。ピクセル回路をマトリックス上に並べて、周辺には駆動回路やバッファー回路を設ける。そのため、ピクセル回路、駆動回路、バッファー回路のシミュレーションを行い、回路全体の最適化を行う。

(2) レイアウト設計

設計した回路を元に、チップレイアウトを作成する。レイアウト作成は、ベンダーが指定したデザインルールを守る必要がある。設計したデザインをマルチプロジェクトウエハーラン(相乗りプロセス)に提出する。

(3) 評価試験

設計したチップを実装し試験を行うための 専用基板を設計し製作する。完成したチップ は、まずはじめにそのままプローバーと半導 体パラメータアナライザを用いて電流電圧 特性試験を行う。また、専用基板に搭載し各 種評価試験を行う。導通試験、電流電圧測定 に加えて、試験プローブとしてチェッキング ソース、卓上 X 線発生装置、放射光 X 線等を 用いる。この時、ピクセルアレイから2次元 画像を得るために読み出しプログラムの開 発が必要になる。また、取得したデータを解 析するためのプログラムも必要になる。具体 的には、オシロスコープで波形を読み込み波 形解析を行い、あるいは出力データを PC に 取り込んで数値解析を行いグラフや2次元 画像を作成する。

4.研究成果

計数型ピクセル検出器のピクセル回路は、アナログ回路とデジタル回路で構成されている。

初年度はまずはじめに、2 重 SOI を用いたア ナログ回路評価試験を行った。中間 SOI 層に 電圧をかけることで、バックゲート効果が抑 制されることを確認した。また、中間 SOI 層 に負電圧をかけることで、アナログ出力の電 圧範囲が動くことを確認した。その後、X線 あるいはコバルトガンマ線照射試験を行い、 耐放射線性についての研究を行った。その結 果、単体トランジスタについては 2Mrad 以下 では中間 SOI 層の電圧を調整することでトラ ンジスタ特性が照射前の状態まで大きな変 動なく回復できることを確認した。ピクセル アレイ試験についても、シングル SOI センサ の場合は多量の放射線照射後にはやがて出 力信号が消えてしまうが、2 重 SOI センサの 場合は中間 SOI 層の電位をコントロールする ことで 2Mrad まで信号出力が復活することを 確認した。一方で、中間 SOI 層の存在のおか げで、ピクセルアレイセンサ部の電位分布が 変わり、これまでのピクセルレイアウトのま までは電荷収集効率が減少することが判明 した。

一方、1年目は計数型ピクセル検出器の1次、 2次試作を行った。製作は、KEK が主催する マルチプロジェクトウエハーラン(相乗りプ ロセス)で行った。はじめに、ピクセル回路 は縮小させずに、これまでの計数型ピクセル 回路を2重SOIウエハ対応とした(試作1号 機)。次に、ピクセル間の信号の移動を防ぐ ために不純物を追加し "p-stop"と呼ばれる 構造を採用したチップを作成した(試作2号 機)。2年目の3次試作のために、これまでの 計数型ピクセル検出器のデザインをベース として、ピクセルサイズの縮小を試みた。こ れまで開発してきた計数型のピクセルサイ ズは 64um 角であったが、カウンタービット 数を 16 ビットから 15 ビットに減らし、2 段 弁別回路を1段にし、レジスタービット数を 8から4に減らした。その結果、50um角に最 低限必要な回路を収めることができ、2重SOI ウエハにも対応できるようになった(試作3 号機)。しかしその後、既存の計数型ピクセ ル検出器の試験チップを評価した結果、リー ク電流が大きいことが出力に大きな影響を 与えることがわかり、初段のアンプ回路に大 幅修正を加える必要があることが分かって きた。

2年目には、前年度の試験結果を受けて、試作3号機用のデザインを元に、50um 角に縮小した回路の初段アンプ回路と波高弁別回路に大きいリーク電流を補償するための修正を加えた。また、開発上もう一つ大きな改変があった。当初の予定では2重 SOI で採用しているセンサタイプはn型であったが、ベンダーの都合により新規にp型センサを使うこ

ととなった。そのために、回路構成をすべて p 型仕様に変更することを余儀なくされた。 さらに、新しい2重SOIウエハの開発段階で 歩留り向上に時間がかかり、結果として1年 目に製作した2重SOIウエハが歩留りが悪く 利用には至らず、2年目に歩留りが良くなり 製作を再開した。2年目後期にようやく2重 SOIによる計数型ピクセル検出器試作機が、 前年度分のデザインによるものも含めてま とめて完成した。2年目に製作したチップは 2 種類で、一つはピクセルアレイチップ、も う一つは単体試験チップである。ピクセルア レイチップは大きさ 6mm 角で、50um ピクセル サイズの計数型回路が 80x80 に並んでいる。 単体試験チップは大きさ 2.9mm 角で、初段増 幅回路、波高弁別回路、計数回路が単体ある いは組み合わせ構造として搭載されている。 回路単体チップの試験を行い、バックゲート 効果の抑制を確認した。また、最大の懸念材 料であった回路とセンサ間のクロストーク についても、従来のシングル SOI に比べて抑 制効果を確認できた。ピクセルアレイチップ について駆動プログラムを作成し、2次元画 像出力を得た。最終目標の放射線耐性試験や 高速駆動試験等、大型施設の利用が必要な実 験は年度内に間に合わず、当初の目標通りに はすべての試験は完全には期間内に完了で きなかったものの、最低限の評価試験は完了 し、その他の残りの試験もすぐに進められる 状態にまで試験環境を整えた。最終的には、 これまでの最大の問題であったバックゲー ト効果、放射線耐性、クロストークについて、 シングル SOI 計数型センサに比べて改善が認 められたので、2 重 SOI による計数型ピクセ ル検出器の実用化の目途がついたと言える。

5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計2件)

- 1. "Monolithic pixel detectors fabricated with single and double SOI wafers"

 T. Miyoshi, Y. Arai, Y. Fujita, K. Hara, S. Honda, Y. Ikegami, Y. Ikemoto, S. Mitsui, A. Takeda, K. Tauchi, T. Tsuboyama, Y. Unno, Proceedings of Science, PoS(TIPP2014_044), 2014
- 2. "SOI Monolithic Pixel detector"

 T. Miyoshi, M.I. Ahmed, Y. Arai, Y. Fujita,
 Y. Ikemoto, A. Takeda and K. Tauchi,
 Journal of Instrumentation, Vol. 9, C05044,
 May 2014, doi:10.1088/1748-0221/9/05
 /C05044

[学会発表](計4件)

1.「SOI 技術を用いた X 線イメージセンサー の最近の進展」

三好 敏喜,新井 康夫,池上 陽一,倉知 郁生,田内 一弥,坪山 透,西村 龍太郎,浜崎 竜太郎,藤田 陽一,三井 真吾,山田 美帆。

日本物理学会, 2015 年 3 月 21 日-2015 年 3 月 24 日, 早稲田大学

2.「SOI 技術を用いた放射線イメージセンサーの最近の進展」

三好 敏喜、新井 康夫、三井 真吾、西村 龍太郎

応用物理学会,2015年3月11日-3月14日, 東海大学

3.「多重積層 SOI 放射線センサーの開発」 三好 敏喜,新井 康夫,池本 由希子,池上 陽一,海野 義信,田内 一弥,武田 彩希, 坪山 透,原 和彦,藤田 陽一,本多 俊介, 三井 慎吾,

日本物理学会,2014年3月27日-2014年3月 30日,東海大学

4. 「2 重 SOI および FZ-SOI 基板を用いた SOI 放射線センサーの開発」

三好 敏喜,新井 康夫,池本 由希子,田内 一弥,武田 彩希,原 和彦,藤田 陽一,本 多 俊介

日本物理学会,2013 年 9 月 20 日-2013 年 9 月 23 日,高知大学

[図書](計 0件)

〔産業財産権〕

出願状況(計 0件)

名称: 発明者:

権利者:

種類: 番号:

出願年月日: 国内外の別:

取得状況(計 0件)

名称: 発明者:

光明音 · 権利者:

種類: 番号:

出願年月日: 取得年月日: 国内外の別:

〔その他〕 ホームページ等

6. 研究組織

(1)研究代表者

三好 敏喜 (MIYOSHI, Toshinobu)

高エネルギー加速器研究機構・

素粒子原子核研究所・

研究機関講師

研究者番号: 20470015

(2)研究分担者 なし

(3)連携研究者 なし