科学研究費助成事業

6月

E

平成 27 年 3 日現在

研究成果報告書

機関番号: 1 7 1 0 2			
研究種目: 研究活動スタート支援			
研究期間: 2013 ~ 2014			
課題番号: 25886010			
研究課題名(和文)MOS界面の電荷補償による高移動度Ge MOSFETの実現			
研究課題名(英文)Application research for high mobility Ge MOSFET by charge compensation at MOS interface			
研究代表者			
山本 圭介 (Yamamoto, Keisuke)			
九州大学・グリーンアジア国際リーダー教育センター・助教			
研究者番号:20706387			
交付決定額(研究期間全体):(直接経費) 2,100,000円			

研究成果の概要(和文):大規模集積回路(ULSI)の性能向上(高速化・低消費電力化)は現代社会における急務であ る。本研究では、Siに代わるULSI材料としてGeに着目し、実用化と性能向上に必要な以下2件の課題に取り組んだ。 1) MOS界面の電荷相互補償 では、プロセス改善により+8×10E10~-5×10E12 cmE-2の広範な固定電荷制御に成功した 。これにより電荷の相互補償およびMOSトランジスタの移動度向上が期待できる。2) 金属/Geコンタクトの障壁制御 で は、金属/非晶質Ge界面層/Ge構造によって障壁高さを広範制御できることを見出し、このメカニズムについてモデル化 を行った。

研究成果の概要(英文):Performance enhancement of ultra-large-scale integration (ULSI), which means higher processing speed and low power consumption, is strongly required at modern society. In this study, we focused Ge as an alternative channel material in place of Si. Concrete research subjects for

application and performance improvement are listed follows. 1) Charge compensation at MOS interface. By optimizing process condition, it is succeeded that fixed charge at MOS structure was controlled in the range from +8 × 10E10 to -5 × 10E12 cmE-2. It is expected charge compensation and mobility improvement of MOS transistor. 2) Barrier height control at metal/Ge interface. By using metal/amorphous Ge interlayer/Ge structure, we can widely controlled electron and hole barrier heights and we suggested physical mechanism model of this phenomenon.

研究分野:半導体工学

キーワード: 電気・電子材料 半導体物性 MOSFET ゲルマニウム ULSI

1.研究開始当初の背景

Si-ULSI は、MOSFET (金属/酸化物/半導体 - 電界効果トランジスタ)の微細化(スケー リング)により高性能化(高速・低消費電力) 化)を達成してきたが、Si 材料物性の制約か ら物理的限界を迎えている。このため、次世 代の高性能 ULSI には、Si 物性を遙かに凌駕 する新材料と、その物性を極限まで引き出す ための新しいアプローチによって、高移動度 チャネルを実現することが不可欠となる。 2011 年版国際半導体技術ロードマップ (ITRS)では、高移動度チャネルデバイスと して 2018 年以降に InGaAs チャネルの n-MOS、 Ge チャネルの p-MOS を適用すべきと明示さ れている。¹⁾しかしながら、異種チャネル材 料で CMOS を構成するには、極めて複雑な プロセス(3 種類のゲートスタック等)が必 要で、相互汚染等の問題が生ずると懸念され る。プロセス単純化には、「n-および p-MOS を同じ材料で構成することが望ましい」との 見解は ITRS にも述べられている。Ge は正孔 だけでなく電子の移動度も Si より大きいた め、n-, p-MOS ともに Ge で構成すれば、上記 の懸念を払拭できる。即ち、Ge は次世代 CMOS 材料の現実的解といえる。

代表者は本研究課題開始以前に Ge-CMOS 実現に関する基礎研究を行い、「MOS 界面の 相互電荷補償による Ge p-MOSFET の高移動 度化」「低電子障壁を有する金属/Ge コンタク トの形成」等の成果を得た。本課題ではこれ らを発展させ、Ge-CMOS 実用化を目指した 要素技術の研究を行った。

2.研究の目的

本研究では、Ge MOSFET の中核要素である「MOS キャパシタ」と「メタルソース/ドレイン(S/D)」の性能向上を目的とした。具体的な研究内容は以下の通りである。

(1) Ge-MOS 界面電荷相互補償

MOS 界面電荷と固定電荷の相互補償による MOSFET チャネル移動度の向上を目指し、 固定電荷の広範囲制御を目的とした。

(2) 金属/Ge コンタクトの障壁制御

高性能 Ge MOSFET には、メタル S/D 電極 として電子・正孔に対する障壁を極小化した 金属/Ge コンタクトが必須である。先行研究 で得られた、低い電子障壁を示す TiN/Ge コ ンタクトをベースとし、広範囲な障壁制御に 取り組んだ。

3.研究の方法

(1) Ge-MOS 界面電荷相互補償

本研究では Ge-MOS の形成手法として、原 子層堆積法(ALD)による極薄 Al₂O₃ 成膜と、 それに続く電子サイクロトロン共鳴(ECR) プラズマ酸化による GeO_X 界面層形成法を用 いた。この手法は、Ge上で極薄且つ高品質界 面を有する MOS の形成方法として知られて いる。²⁾本手法をベースとして固定電荷の制 御を行うために、次の実験を実施した。

ALD-Al₂O₃ 成膜後の ECR プラズマ酸化の 過程では、Al₂O₃膜中を ECR 酸素プラズマが 透過して Ge 基板表面へと到達することで GeO_x が形成される。そのため、 GeO_x の厚さ や化学結合状態・電荷状態は、最初の Al₂O₃ 膜厚に大きく左右されることが予想される。 この点に着目し、1 層目 Al₂O₃ 膜厚を調節す ることで、GeOx 中の固定電荷の制御を試み た。具体的には、1層目 Al₂O₃膜厚を 0.3~2.5 nm に調節した試料に対して ECR プラズマ酸化 (Ar/O₂ プラズマを使用)を室温で1min行っ た。次いで、300°C で 4~42 nm の厚い 2 層目 Al₂O₃を再堆積し、400°C-30 min の絶縁膜堆 積後熱処理(PDA)を行った。その後, Al/TiN ゲート電極を形成し、1 層目および 2 層目 Al₂O₃ 膜厚の異なる Al/TiN/Al₂O₃/GeO_x/Ge 構 造の MOS キャパシタを作製した。

(2) 金属/Ge コンタクトの障壁制御

ZrN/Ge, HfN/Ge コンタクトの電気特性・ 界面構造解析

本研究では、Ti 以外の4族元素窒化物であ る ZrN 及び HfN に対して、TiN と同様の調査 を行った。実験手順は、HF 洗浄した Ge 基板 上に、ZrN ないし HfN を rf スパッタリングに よって成膜した。スパッタリングのターゲッ トには、金属とNの組成比が1:1の窒化物タ ーゲットを用いた。プロセスの条件は TiN タ ーゲットの場合と同一で、rfパワー: 100~200 W、成膜時圧力: 6 Pa、ターゲット-基板間距 離:5 cm、電極形成後熱処理(PMA)温度:な し~600°C とした。³⁾ 電極はリフトオフ法にて 直径 240 µm に加工した。これら試料の電流 密度-電圧 (J-V) 特性を評価し、順方向特性 からショットキー障壁高さ (SBH)を算出し た。また、FLP 変調の発現機構を明らかにす るために、窒化膜/Ge 界面近傍を高角散乱環 状暗視野 - 走查透過顕微鏡 (HAADF-STEM) によって観察し、電気特性の結果と合わせて 考察・モデル化した。

金属/非晶質 Ge 界面層/Ge 構造による障壁の広範制御

(2) - の実験より、ZrN/Ge は TiN/Ge と同等の FLP 変調を示し、また界面構造も類 似していることが判明し、TiN/Geと同様のメ カニズムで FLP 変調が生じていると考えら **れる((4)**-2- に詳述)。一方で、ZrN は TiN と異なり、希 HF で容易にエッチング できるため、ZrN 堆積によって FLP 変調の要 である非晶質 Ge 界面層(a-IL)を形成したの ちに ZrN のみを希 HF 除去すれば、*a*-IL を間 に挟んだ様々な金属コンタクトを形成でき る。この手法により種々の金属コンタクトを 形成して、SBH の広範制御と FLP 変調モデル に関する考察を行った。実験手順を図1に示 す。HF洗浄したGe基板上に、フォトレジス トを塗布・パターニングし、その後 ZrN を rf スパッタリングによって堆積した。このとき、 ZrN が堆積された部分の Ge は、N 原子を含 んだ状態で非晶質化する((4)-2- に 詳述)。次いで、ZrN を希 HF によってエッチ ングしたのち、種々の金属を抵抗加熱蒸着に よって堆積した。最後に、フォトレジストを 剥離して電極をパターニングした。



図1 金属/*a*-IL/Ge コンタクトの作製手順.

- 4.研究成果
- (1) Ge-MOS 界面電荷相互補償

1 層目 Al_2O_3 膜厚を 4 段階に変化させた Ge-MOS (2 層目 Al_2O_3 : 4 nm)の *C-V* 特性を 図 2 に示す。また、図 2 から得られた等価 SiO₂ 換算膜厚(EOT)、フラットバンド電圧(V_{FB}) およびヒステリシス(HT)を表 1 に示す。図 2 の各特性を比較すると、1 層目 Al_2O_3 膜の厚 膜化に伴い V_{FB} が大きく正方向にシフトして いることが分かる。また、厚膜化に伴う HT の増加は、界面に形成される GeO_Xの薄膜化 に伴い、スロートラップへのキャリア注入が 増加したことによるものと考えられる。⁴⁾

図 3 に、作製した全 MOS キャパシタの V_{FB} -EOT プロットを示す。このグラフの傾き から固定電荷の符号と量が求められる。1 層 目 Al_2O_3 の膜厚が 1.1 nm の MOS キャパシタ では負の傾きを示し、見積もられた固定電荷 は $+8.2 \times 10^{10}$ cm⁻²と非常に小さい。一方、一 層目 Al_2O_3 の膜厚が 1.8 および 2.5 nm の MOS キャパシタでは正の傾きを示し、固定電荷密 度はそれぞれ-2.9×10¹² および-4.6×10¹² cm⁻² と 得られ、1 層目 Al₂O₃ の厚膜化によって負の 固定電荷密度が増加することが分かった。こ れは、Al₂O₃ 膜の膜厚増加に伴い Al₂O₃/Ge 界 面に到達する酸素原子の量が減少し、GeO_x の組成が化学両論比から大きくずれること で負の固定電荷が誘起されたものと考えら れる。この手法を用いることで、Ge-MOS の 固定電荷量の制御が可能となった。

表11層目 Al₂O₃膜厚を変化させた 際の MOS キャパシタの各種性質.



(2)金属/Ge コンタクトの障壁制御
ZrN/Ge, HfN/Ge コンタクトの電気特性・
界面構造解析

図 4 に、ZrN/p-Ge コンタクト (PMA 処理: なし、450°C、600°C)の J-V 特性と、それぞれ に対応する HAADF-STEM 像を示す。ZrN/Ge は TiN/Ge とよく似た特性および界面構造を 有していた。すなわち、PMA なしでも *a*-IL を有して FLP 変調を生じ、比較的低温 (450°C)の熱処理で*a*-IL が増膜し FLP 変調 がより強くなっている。高温(600°C)の PMA で*a*-IL が消滅し FLP 変調も消失した。一方、 HfN/Ge は熱処理なし・350°C 熱処理の条件下 で弱い FLP 変調を示したものの、*a*-IL は観察 できない程度に薄かった。この結果に加え、 窒素を含まない Ti/Ge, Zr/Ge, Hf/Ge コンタク トは FLP 変調を示さないことから、「*a*-IL」 と「N 原子」が FLP 変調に必要であること が裏付けられた。⁵⁾



図 4 種々の温度で PMA を行った ZrN/p-Ge コンタクトの *J-V* 特性と HAADF-STEM 像.

金属/非晶質 Ge 界面層/Ge 構造による障 壁の広範制御

表 2 に、ZrN を 100W で成膜した後にエッ チング除去して作製した、金属/a-IL/n-Ge コ ンタクトの各金属の仕事関数 (Φ_M) および電 子に対する SBH (Φ_{BN})をまとめた。概ね Φ_{M} の大きな金属ほど Φ_{BN}が大きいことから、仕 事関数が Φ_{BN} に反映されているといえる。 SBH の Φ_M 依存性は p-Ge (Φ_{BP}) に対しても 確認された。これは、FLP が強力な通常の金 属/Ge コンタクトでは見られない傾向である。 ⁵⁾ 図 5 に、ZrN を 50, 100, 200 W で成膜した 場合の $\Phi_{BN} \ge \Phi_M$ の関係を示す。このとき、 成膜パワーが強いほど *a*-IL は厚くなる。Φ_M と SBH の相関性を示す指標として S ファク ターがあるが、図5の近似直線の傾きがそれ に該当する。ZrN の成膜パワーが強いほど SBH の Φ_M 依存性が弱い (S ファクターが小 さい)ことから、強パワーであるほどより強 い外因性準位(金属/Ge本来のピンニング位 置とは異なる、新たなピンニングを引き起こ す準位)が形成されていることが示唆される。 一方で、rf パワーが弱い(50 W)場合の S フ ァクターは 0.27 と、Si に匹敵する大きな値が 得られた。これらの結果を元に、窒素原子由 来の界面ダイポールと a-IL による、外因性準 位モデルを提唱した(図6)。

> 表 2 金属/a-IL/Ge コンタクトの 各金属の仕事関数と Φ_{BN} , Φ_{BP} .

Metal	$\Phi_{\rm M}({\rm eV})$	$\Phi_{\rm BN}({\rm eV})$	$\Phi_{\rm BP}({\rm eV})$
Ag	4.26	0.331	0.374
Al	4.28	0.340	0.362
Zn	4.33	0.365	0.389
Cu	4.64	0.406	0.292



図6窒素原子と *a*-IL による外因性準位モデ ル.

〔参考資料〕

- 1) ITRS2011 http://www.itrs.net/home.html
- 2) S. Takagi et al., JJAP 54, 06FA01 (2015).
- 3) K. Yamamoto et al., APL 104, 132109 (2014).
- 4) R. Zhang et al., APL 98, 112902 (2011).
- 5) T. Nishimura et al., APL 91, 123123 (2007).

5.主な発表論文等 (研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計3件)

Y. Nagatomi, S. Tanaka, Y. Nagaoka, <u>K.</u> <u>Yamamoto</u>, D. Wang, H. Nakashima, Fabrication of PtGe/Ge contacts with high on/off ratio and its application to metal source/drain Ge p-channel MOSFETs, Jpn. J. Appl. Phys., 查読有, 採録決定済, 2015

Y. Nagatomi, Y. Nagaoka, <u>K. Yamamoto</u>, D. Wang, H. Nakashima, Investigation of Al-PMA Effect on Al_2O_3 /GeO_X/Ge Gate Stack, ECS trans., 査読有, Vol. 64, 2014, pp. 261 DOI: 10.1149/06406.0261ecst

K. Yamamoto, M. Mitsuhara, K. Hiidome, R. Noguchi, M. Nishida, D. Wang, H. Nakashima, Role of an interlayer at a TiN/Ge contact to alleviate the intrinsic Fermi-level pinning position toward the conduction band edge, Appl. Phys. Lett., 査読有, Vol. 104, 2014, pp. 132109

DOI: 10.1063/1.4870510

[学会発表](計9件、うち3件を記載)

<u>K. Yamamoto</u>, R. Noguchi, M. Mitsuhara, M. Nishida, T. Hara, D. Wang, H. Nakashima, Barrier Height Modulation for Metal/Ge Contacts with Nitrogen-Contained Amorphous Interlayers, 9th Int. Conf. on Silicon Epitaxy and Heterostructures, 2015. 5. 19, モントリオ -ル(カナダ)

K. Yamamoto, R. Noguchi, M. Mitsuhara, M. Nishida, T. Hara, D. Wang, H. Nakashima, Electrical Properties of Metal/Ge contacts with Nitrogen-Contained Amorphous Interlayers, 8th International WorkShop on New Group IV Semiconductor Nanoelectronics and JSPS Core-to-Core Program Joint Seminar "Atomically Controlled Processing for Ultralarge Scale Integration", 2015. 1. 29, 東 北大学(宮城県仙台市)

山本 <u></u>圭介, 王 冬, 中島 寛, 非晶質 Ge 界面層と N による Ge コンタクトの外因性 準位と S ファクターの変調, 第 75 回応用物 理学会秋季学術講演会, 2014. 9. 19, 北海道 大学(北海道札幌市)

〔その他〕 ホームページ等

http://astec.kyushu-u.ac.jp/nakasima/naka_home. htm

http://hyoka.ofc.kyushu-u.ac.jp/search/details/K0 04917/index.html

6.研究組織
(1)研究代表者
山本 圭介 (YAMAMOTO, Keisuke)
九州大学・グリーンアジア国際リーダー教
育センター・助教
研究者番号:20706387