研究成果報告書 科学研究費助成事業

今和 元年 6 月 2 5 日現在

機関番号: 32641

研究種目: 基盤研究(B)(一般)

研究期間: 2014~2018

課題番号: 26289110

研究課題名(和文)ビッグデータのリアルタイム処理に向けた新機能材料を用いた集積回路システムの研究

研究課題名(英文)Research on integrated circuit system with new nano-materials for real-time big-data processing

研究代表者

竹内 健 (Takeuchi, Ken)

中央大学・理工学部・教授

研究者番号:80463892

交付決定額(研究期間全体):(直接経費) 12,400,000円

研究成果の概要(和文):カーボンナノチューブ、金属酸化物などナノ材料を用いた3次元ナノ集積回路システムの構築を行い、特に不揮発性メモリ集積回路に対して先駆的な研究を実施。低い書き換え電流、高い書き換え回数、高速な書き換えスピードを実現する駆動回路方式を提案するとともに、駆動回路に様々な電圧を供給する3次元電源回路システムおよび制御システムを提案。研究成果は集積回路分野で世界トップの論文誌であるIEEE Journal of Solid-State Circuitsなどに論文が掲載された。

研究成果の学術的意義や社会的意義 本研究ではナノメートルサイズの新材料を、マクロに回路システムとして集積化する手法を提案し、実証した点で学術的意義は非常に高い。同時に本研究の成果は、サイバー空間とフィジカル空間(実空間)を融合させた Society 5.0の社会システムを記述する上でカギとなる。エッジ・loTiat からまで、ターストルーズ まで、IT機器の根幹となる基盤技術でもあり、社会への貢献のみならず、産業界(半導体業界・電機業界・IT業界・自動車業界等)への貢献も大きい。

研究成果の概要(英文): We have developed 3D-nano integrated circuits with new materials such as carbon nanotube and metal oxides. Especially, we made pioneering research on nano-scale non-volatile memory circuits with low programming current, high endurance and high speed switching. Moreover, we have developed memory control circuits as well as the 3D-voltage generator circuits. The research results are published in the top-ranked journals such as IEEE Journal of Solid-State Circuits.

研究分野: 集積回路工学

キーワード: ナノデバイス 不揮発性メモリ 3次元集積回路

1.研究開始当初の背景

インターネット上では「人」に加え実世界の多様な情報が行き交い、情報量は爆発的に増大している。クラウドデータセンタに蓄えられた膨大なデータを解析、検索するには、リアルタイムのデータ処理が必要になっている。しかし、従来のHDDやフラッシュメモリを用いたITシステムでは、主記憶が電源を切るとデータを失う(揮発性)DRAMである、電源を切ってもデータを保持できる不揮発性のストレージ(HDDやフラッシュメモリ)とDRAMの間に6桁もの性能のギャップがあることから、高速なデータ処理が困難であるという問題があった。

2.研究の目的

メモリやストレージに起因するデータ転送時のコンピュータシステムの性能ボトルネックの問題を克服するために、本研究では高速で不揮発かつ大容量な、ナノ材料を用いたストレージ・クラス・メモリを活用する、新しい回路システムを構築することを目的とする。

3.研究の方法

ナノ材料を用いたナノデバイスの実測とモデル化、およびコンピュータによる回路システムの シミュレーションにより、集積回路システムの構築を行い、更に実デバイスの集積化とコンピ ュータ・シミュレーションを組み合わせることで実証を行う。

4.研究成果

カーボンナノチューブ(CNT-RAM)、金属酸化物(ReRAM)など、ナノ材料を用いたストレージ・ クラス・メモリを活用する集積回路・デバイスの研究を実施した。機械学習を用いたメモリ制 御により、ReRAM の信頼性(書き換え回数)を 13 倍向上させることに成功した。また CNT-RAM については低ストレスのメモリ駆動回路方式を考案し、20uA という低電流動作と 10 の 11 乗以 上の高い書き換え耐性を実現した。以上の成果は積極的に論文発表を行い、半導体関係で世界 トップレベルの国際会議である IEEE Symposium on VLSI Technologies などの査読つき国際会 議に採択され論文を発表した。また、電子デバイスで最も権威のある IEEE Transactions on Electron Devices などの査読つき英文ジャーナルにおいても論文を発表した。本研究は報道メ ディアにも注目され、10件以上の報道があった。更に、ナノ材料を用いたナノストレージ・ク ラス・メモリを活用する集積回路システムの研究を実施した。カーボンナノチューブメモリの メモリセルアレイの信頼性評価の結果をもとに、高信頼化・高速化を両立する制御手法、 Reset-Check-Reverse-Flag (RCRF)を提案し、RCRF によりエラーを半減することに成功した。 RCRF と BCH ECC を組み合わせることで、パリティオーバーヘッドを 35%、ECC デコード時間を 16%削減することに成功した。以上の成果は、集積回路分野で世界トップの論文誌である IEEE Journal of Solid-State Circuits において論文が掲載された。更に、近年注目される深層学 習への応用の研究も実施し、深層学習を高速に実行する新しい3次元集積 AI アクセラレータを 提案、試作、実証した。研究成果は集積回路分野の主要学会である A-SSCC (Asian Solid-State Circuits Conference) で発表を行った。本研究で提案した電源回路、メモリセル駆動回路と組 み合わせることで、In-Storage コンピューティングの原理検証に成功した。以上により、メモ リやストレージに起因するデータ転送時のコンピュータシステムの性能ボトルネックを解消し、 超高速かつ低消費電力、大容量なストレージを開拓し、リアルタイムのビッグデータ処理を行 うコンピュータシステムを確立する基礎を構築した。また学術的にはプロセッサを中心とする 回路・システムから、メモリを中心とする回路システム学の基礎を築いた。

5 . 主な発表論文等

[雑誌論文](計11件)

- (1) Tomoya Ishii, Sheyang Ning, Masahiro Tanaka, Kota Tsurumi and <u>Ken Takeuchi</u>, "Adaptive Comparator Bias-Current Control of 0.6 V Input Boost Converter for ReRAM Program Voltages in Low Power Embedded Applications," IEEE J. of Solid-State Circuits, vol.51, no.10, pp.2389-2397, October 2016.
- (2) Sheyang Ning, Tomoko Ogura Iwasaki, Shuhei Tanakamaru, Darlene Viviani, Henry Huang, Monte Manning, Thomas Rueckes and <u>Ken Takeuchi</u>, "Reset-Check-Reverse-Flag Scheme on NRAM with 50% Bit Error Rate or 35% Parity Overhead and 16% Decoding Latency Reductions for Read-Intensive Storage Class Memory," IEEE J. of Solid-State Circuits, vol.51, no.8, pp.1938-1951, August 2016.
- (3) Masahiro Tanaka, Shogo Hachiya, Tomoya Ishii, Sheyang Ning, Kota Tsurumi and <u>Ken Takeuchi</u>, "0.6–1.0 V Operation Set/Reset Voltage (3V) Generator for 3D-integrated ReRAM and NAND flash Hybrid Solid-State Drive," Japanese Journal

- of Applied Physics (JJAP), vol.55, no.4S, 04EE07, March 2016.
- (4) <u>Ken Takeuchi</u>, "Memory System Architecture for the Data Centric Computing," Japanese Journal of Applied Physics (JJAP), vol.55, no.4S, 04EA02, February 2016.
- (5) Sheyang Ning, Tomoko Ogura Iwasaki, Shogo Hachiya, Glen Rosendale, Monte Manning, Darlene Viviani, Thomas Rueckes and <u>Ken Takeuchi</u>, "Carbon Nanotube Memory Cell Array Program Error Analysis and Tradeoff between Reset Voltage and Verify Pulses," Japanese Journal of Applied Physics (JJAP), vol.55, no.4S, 04EE01, February 2016.
- (6) Tomoko Ogura Iwasaki, Sheyang Ning, Hiroki Yamazawa and <u>Ken Takeuchi</u>, "Array-level Stability Enhancement of 50nm AlxOy ReRAM," Solid-State Electronics, vol.114, pp.1-8, December 2015.
- (7) Tsukasa Tokutomi, Shuhei Tanakamaru, Tomoko Ogura Iwasaki and <u>Ken Takeuchi</u>, "Advanced Error-Prediction LDPC with temperature compensation for Highly Reliable SSDs," Solid-State Electronics, vol. 111, pp.129-140, September 2015.
- (8) Sheyang Ning, Tomoko Ogura Iwasaki, Kazuya Shimomura, Koh Johguchi, Eisuke Yanagizawa, Glen Rosendale, Monte Manning, Darlene Viviani, Thomas Rueckes and Ken Takeuchi, "Investigation and Improvement of Verify-program in Carbon Nanotube Based Non-volatile Memory," IEEE Transactions on Electron Devices, vol.62, no.9, pp.2837-2844, September 2015.
- (9) Shuhei Tanakamaru, Shogo Hosaka, Koh Johguchi, Hirofumi Takishita and <u>Ken Takeuchi</u>, "Understanding Relation Between Performance and Reliability of NAND Flash / SCM Hybrid Solid-State Drive (SSD), "IEEE Transactions on VLSI Systems, vol.24, no.6,2208-2219, June 2015.
- (10) Takahiro Onagi, Chao Sun and <u>Ken Takeuchi</u>, "Design Guidelines of Storage Class Memory Based Solid-State Drives to Balance Performance, Power, Endurance and Cost," Japanese Journal of Applied Physics (JJAP), vol.54, no.4S, 04DE04, April 2015.
- (11) Sheyang Ning, Tomoko Ogura Iwasaki and <u>Ken Takeuchi</u>, "50 nm AlxOy ReRAM program 31% energy, 1.6× endurance, and 3.6× speed improvement by advanced cell condition adaptive verify-reset," Solid-State Electronics, vol.103, pp.64-72, January 2015.

[学会発表](計24件)

- (1) 上村公紀, 能美奨, 鈴木健太, <u>竹内健</u>, "FET 型ニューロモルフィック集積回路", 電子情報通信学会総合大会 学生ポスターセッション, 2019年3月20日
- (2) Kota Tsurumi, Kenta Suzuki and <u>Ken Takeuchi</u>, "A 6.8TOPS/W Energy Efficiency, 1.5 μ W Power Consumption, Pulse Width Modulation Neuromorphic Circuits for Near-Data Computing with SSD," IEEE Asian Solid-State Circuits Conference (A-SSCC), pp.129-132, November 7, 2018.
- (3) Kenta Suzuki, Masahiro Tanaka, Kota Tsurumi and <u>Ken Takeuchi</u>, "43 % Reduced Program Time, 23 % Energy Efficient ReRAM Boost Converter with PMOS Switching Transistor and Boosted Buffer Circuit for ReRAM and NAND Flash Hybrid SSDs," International Conference on Electronic Packageing (ICEP), pp.164-169, April 2018.
- (4) 能美奨,鶴見洸太,鈴木健太,<u>竹内健</u>,"クロスバー型 ReRAM 書き込み電圧生成回路.",電気情報通信学会総合大会,ISS-SP-022,pp.137,2018年3月20日
- (5) 坂東昭太郎,鶴見洸太,鈴木健太,<u>竹内健</u>,"文字認識向けニューロモルフィック集積回路.",電気情報通信学会総合大会,ISS-SP-025,pp.140,2018年3月20日
- (6) 鶴見洸太,鈴木健太,竹内健, "NAND型フラッシュメモリと ReRAM で構成されるハイブリッド SSD 向け低電力動作可能な昇圧回路.",集積回路研究会 信学技報,vol. 117,no. 277, IE2017-67, pp.15-20, 2017年11月7日
- (7) 鶴見洸太,鈴木健太,竹内健,"0.6V動作 ReRAM 書き込み電圧生成回路における書き込みデータサイズに応じたバッファ電圧最適化手法",LSI とシステムのワークショップ 2017,ポスターセッション,2017年5月
- (8) 鶴見洸太,田中誠大,竹内健,"IoTローカルデバイス向け CMOS プロセスと NAND 型フラッシュプロセスで構成される 1.0 V動作 NAND 型フラッシュメモリ書き込み電圧生成回路",集積回路研究会,信学技報,vol.117,no.9,ICD2017-5,pp.23-28,2017年4月20日

- (9) Kota Tsurumi, Masahiro Tanaka and <u>Ken Takeuchi</u>, "0.6 V operation, 16 % Faster Set/Reset ReRAM Boost Converter with Adaptive Buffer Voltage for ReRAM and NAND Flash Hybrid Solid-State Drives," The International Symposium on Quality Electronic Design (ISQED), March 2017.
- (10) 猪瀬貴史, Tomoko Ogura iwasaki, Sheyang Ning, Darlene Viviani, Monte Manning, X. M. Henry Huang, Thomas Rueckes, 竹内健, "カーボンナノチューブを用いた不揮発性メモリにおける書き換え電圧を変化させたときの耐久性評価", 応用物理学関係連合講演会, 15p-P15-13, 2017年3月15日
- (11) 鈴木健太, 鶴見洸太, 田中誠大, 竹内健, "ハイブリッド SSD 向け 0.6V 動作抵抗変化型メモリの書き込み電圧生成回路の高速化", 応用物理学関係連合講演会, 15p-P15-12, 2017年3月15日
- (12) 鈴木健太,田中誠大,鶴見洸太,竹内健, "ReRAMの書き換え電圧昇圧回路の高速化", 集積回路研究会,信学技報,vol.116,no.364,ICD2016-67,pp.53,2016年12月15日
- (13) 鶴見洸太,田中誠大,石井智也,<u>竹内健</u>,"IoTデバイス向け ReRAM 書き込み電圧生成 回路の低電圧化およびコンパレータ回路のバイアス電流最適化手法",集積回路研究 会,信学技報,vol.116,no.334,ICD2016-50,pp.69-74,2016 年 11 月 30 日
- (14) Masahiro Tanaka, Kota Tsurumi, Tomoya Ishii and <u>Ken Takeuchi</u>, "Heterogeneously Integrated Program Voltage Generator for 1.0V Operation NAND Flash with Best Mix & Match of Standard CMOS Process and NAND Flash Process," IEEE European Solid-State Circuits Conference Conference (ESSCIRC), pp.67-70, September 2016.
- (15) Sheyang Ning, Tomoko Ogura Iwasaki, Darlene Viviani, Henry Huang, Monte Manning, Thomas Rueckes and <u>Ken Takeuchi</u>, "NRAM: high performance, highly reliable emerging memory," Flash Memory Summit, August 2016.
- (16) Takashi Inose, Tomoko Ogura Iwasaki, Sheyang Ning, Darlene Viviani, Monte Manning, X. M. Henry Huang, Thomas Rueckes and <u>Ken Takeuchi</u>, "Reliability Study of Carbon Nanotube Memory after Various Cycling Conditions," Silicon Nanoelectronics Workshop (SNW) Poster, pp. P1-17, June 2016.
- (17) Tomoko Ogura Iwasaki, Sheyang Ning, Hiroki Yamazawa, Chao Sun, Shuhei Tanakamaru, Ken Takeuchi, "ReRAM reliability characterization and improvement by machine learning",集積回路研究会,信学技報,vol.116,no.3,ICD2016-4,pp.39-44,2016年4月14日
- (18) 田中誠大,石井智也,蜂谷尚悟,寧渉洋,竹内健,"IoT向け端末に組み込まれるコンパレータ回路のバイアス電流を最適化した 0.6V 動作 ReRAM 書き込み電圧生成回路",集積回路研究会,信学技報,vol.116,no.3,ICD2016-4,pp.27-32,2016年4月14日
- (19) Tomoya Ishii, Shogo Hachiya, Sheyang Ning, Masahiro Tanaka and <u>Ken Takeuchi</u>, "0.6V Operation, 26% Smaller Voltage Ripple, 9% Energy Efficient Boost Converter with Adaptively Optimized Comparator Bias-Current for ReRAM Program in Low Power IoT Embedded Applications," IEEE Asian Solid-State Circuits Conference (A-SSCC), pp.1200-1201, November 2015.
- (20) <u>Ken Takeuchi</u>, "ReRAM for Storage Class Memory Application from Memory Architecture Perspective," 5th International Workshop on Resistive Memories, September 2015. 【招待講演】
- (21) Masahiro Tanaka, Shogo Hachiya, Tomoya Ishii, Sheyang Ning and <u>Ken Takeuchi</u>, "A 1.0 V Operation, 65% Faster Set/Reset Voltage (3V) Generator for 3D-integrated ReRAM and NAND flash Hybrid Solid-State Drive," International Conference on Solid State Devices and Materials (SSDM), pp.1200-1201, September 2015.
- (22) Sheyang Ning, Tomoko Ogura Iwasaki, Eisuke Yanagizawa, Shogo Hachiya, Glen Rosendale, Monte Manning, Darlene Viviani, Thomas Rueckes and <u>Ken Takeuchi</u>, "Investigation of Carbon Nanotube Memory Cell Array Program Characteristics," International Conference on Solid State Devices and Materials (SSDM), pp.1198-1199, September 2015.
- (23) Tomoko Ogura Iwasaki, Sheyang Ning, Hiroki Yamazawa, Chao Sun, Shuhei Tanakamaru and <u>Ken Takeuchi</u>, "Machine Learning Prediction for 13× Endurance Enhancement in ReRAM SSD System," IEEE International Memory Workshop, pp. 149-152, May 2015.
- (24) Sheyang Ning, Tomoko Ogura Iwasaki, Kazuya Shimomura, Koh Johguchi, Glen Rosendale, Monte Manning, Darlene Viviani, Thomas Rueckes and Ken Takeuchi, "23%

Faster Program and 40% Energy Reduction of Carbon Nanotube Non-volatile Memory with Over 10^11 Endurance, "IEEE Symp. on VLSI Technology, pp.120-121, June 2014.

[図書](計 件) 〔産業財産権〕 出願状況(計 件) 名称: 発明者: 権利者: 種類: 番号: 出願年: 国内外の別: 取得状況(計 件) 名称: 発明者: 権利者: 種類: 番号: 取得年: 国内外の別: 〔その他〕 ホームページ等 http://www.takeuchi-lab.org 6.研究組織 (1)研究分担者 研究分担者氏名: ローマ字氏名: 所属研究機関名: 部局名: 職名: 研究者番号(8桁): (2)研究協力者 研究協力者氏名:

科研費による研究は、研究者の自覚と責任において実施するものです。そのため、研究の実施や研究成果の公表等については、国の要請等に基づくものではなく、その研究成果に関する見解や責任は、研究者個人に帰属されます。

ローマ字氏名: