

科学研究費助成事業 研究成果報告書

平成 28 年 5 月 23 日現在

機関番号：15301

研究種目：挑戦的萌芽研究

研究期間：2014～2015

課題番号：26610070

研究課題名(和文)超伝導検出器とSOIピクセル検出器を合体させた新規暗黒物質探索用検出器の開発

研究課題名(英文)Development of a novel detector that combines the SOI pixel detector and superconducting detector for a search for dark matter particles

研究代表者

石野 宏和 (Ishino, Hirokazu)

岡山大学・自然科学研究科・准教授

研究者番号：90323782

交付決定額(研究期間全体)：(直接経費) 2,900,000円

研究成果の概要(和文)：SOIと超伝導検出器を合体させた、新規な暗黒物質探索用検出器を開発し、シリコン基板内のイオン化収率を測定することを目的とした。挑戦的な研究項目は、Alを用いた超伝導検出器でフォノンを検出することと、0.3Kの極低温で動作する超低消費電力のSOIピクセル検出器を開発することである。前者については、リソグラフィ技術を用いた作製技術確立し、90%以上の歩留りを達成した、超伝導検出器アレイの開発に成功した。Am-241からの α 線をシリコン基板に照射することにより、フォノンのパルス信号の観測に成功した。SOIについては、シミュレーションを用いた基本的回路を設計し、実機作製後、性能評価を行った。

研究成果の概要(英文)：The purpose of this research is to develop a novel detector that combines a SOI pixel detector and superconducting detector to measure the ionization collection efficiency. Two technologies have to be developed: phonon detection with Al superconducting detector and a SOI pixel detector with super-low power consumption. We have developed a fabrication procedure using a lithography technique for the superconducting detector, and have achieved 90% production yields. We irradiated alpha particles from Am-241 to the silicon substrate and measured phonon pulse signals successfully. We have designed the SOI pixel detector using a circuit simulation, and have fabricated the SOI test chip. We have evaluate the performance of the chips.

研究分野：宇宙物理学実験

キーワード：超伝導検出器 SOI 暗黒物質 イオン化収率

1. 研究開始当初の背景

本研究は、SOI と超伝導検出器を組み合わせた新規な検出器により、暗黒物質探索で大きな系統誤差の1つであるシリコン検出器内のイオン化収率を測定することを最終目標とする。

暗黒物質は、宇宙の全エネルギーの27%を占めているが、いまだその正体は明らかになっていない。暗黒物質の候補として、Weakly Interacting Massive Particles (WIMP)が挙げられている。これは、素粒子の標準模型を超えた未知の素粒子の1つと考えられている。WIMP は、物質と弱い相互作用を行うと考えられており、世界中でその直接検出を目指した探索実験が行われている。それらの実験の1つとして、半導体を標的とした実験がアメリカで行われている。この実験(CDMSlite)では、Ge/Si にバイアス電圧をかけて、フォノン検出を行うことにより、 $4\text{GeV}/c^2$ 程度の質量において初めて WIMP とスピンの依存しない散乱断面積について 10^{-40} cm^2 の上限値を与え、軽い暗黒物質の探索の幕を開けた。

CDMSlite の結果は、当時、有効体積の決定精度とイオン化収率の不定性に起因する系統誤差に左右されていた。CDMSlite では、Ge 半導体に70Vのバイアス電圧を印加することにより、半導体内部で電離した電子とホールが生成するフォノンを検出し、高精度でエネルギーを測定する。一方、検出器の有効体積外で事象が起きると、期待通りフォノンが生成されず、WIMP 信号と誤認してしまう。また、反跳電子と原子核の電離作用におけるイオン化収率を理論式に頼るため、不定性が大きい。

2. 研究の目的

本研究では、フォノンとその発生場所を精度よく決定することができる検出器を提案し、その開発を行うことが目的である。

超伝導検出器を用いることにより、フォノンを検出可能である。これは、非熱的なフォノンが超伝導体内のクーパー対を壊し、その影響で生じる力学的インダクタンスの変化を検出する。一方、フォノンの発生位置は、SOI (Silicon On Insulator)技術を用いたピクセル検出器で決定する。SOI ピクセル検出器は、高エネルギー加速器研究機構が中心となって進めている半導体検出器である。この検出器では、SOI 側に LSI 回路を組み、信号処理を行う。裏面は、バイアスを印加するために、200nm 厚の Al 薄膜が形成されている。本研究では、その Al 薄膜をパターン化し、超伝導検出器を形成し、フォノンを検出する。

超伝導体内のクーパー対の束縛エネルギーは、Al の場合、 0.3meV である。したがって、与えられた付与エネルギーに対して、シリコンなどの半導体検出器と比較し、10000 倍のキャリアが生じ、エネルギー分解能は原

理的にシリコン検出器の100倍程度になる。




図1: SOI ピクセル検出器と超伝導検出器を組み合わせた検出器(SOIKID)の概要

図1に提案する検出器の概要を示す。シリコン基板内で WIMP によって反跳した原子核は、電子・ホール対を生成する。電子・ホールは印加されている電場で掃引される。それらは、ドリフトをしている間、フォノンを放出する。掃引されたホール信号は、SOI ピクセル検出器により検出され、CMOS 回路によって増幅処理される。SOI 検出器は、センサー部分と処理回路が一体となっている検出器である。シリコンバルクの上面に酸化シリコンを挟んで CMOS 電子回路が搭載されている構造を持ち、センサー部分と読み出し部分が一体となった検出器である。ピクセルサイズは 0.3mm 角であり、位置分解能は、 $0.3\text{mm}/\sqrt{12}=90$ ミクロンである。一方、フォノンは、裏面の超伝導検出器で検出される。超伝導検出器として、Kinetic Inductance Detector (KID)を用いる(図2)。




図2: (a)KID の検出器アレイ。(b)KID の1つの素子である共振回路の拡大図。(c)共振器をモデル化した回路構成。(d)フォノン信号を受けた時の共振周波数の変化。(e)位相の変化。

KID は図 2(a)のような検出器アレイであり、一つの素子は図 2(b)のような構造を持つ。これはミアンダ状のインダクタンスと、インターデジタルキャパシターを持つ LC 共振回路になっている。この模式回路図が図 2(c)に示されている。フィードラインの入力から共振マイクロ波(4~8GHz)が送られると、LC 共振回路によって吸収され、出力はほぼ 0 になる。ミアンダ部分にフォノンが当たると、超伝導体内のクーパー対が破壊され、図 2(d)(e)のように、出力の振幅と位相が同時に変化する。異なる共振周波数持つ共振器を図 2(a)のように配置することにより、1 本の配線で多数の素子を同時に読み出すことができる。

3. 研究の方法

本研究では、「2. 目的」で示した検出器の開発を行う。このためには、次の挑戦的な技術確立が必要がある。

- (1) 0.3K で作動する 100 μ W の超低消費電力 SOI ピクセル検出器の開発
- (2) Al 薄膜でできた KID アレイの開発
- (3) KID の読み出しシステムの開発

(1)については、SOI 回路に既に実績を持つ高エネルギー加速器研究機構・静岡大学・筑波大学の研究者らと打ち合わせを行い、回路の設計を行った。各ピクセルにおいて、アクティブな回路を組み、入力信号を増幅する仕組みを考案した。消費電力の観点から、MOSFET を飽和領域で作動させることができないので、サブ閾値で作動する回路を提案した。

(2)SOI ピクセル検出器の裏面の Al 薄膜をリソグラフィ技術でエッチングし、図 2 に示したパターンを形成することが最終目標であるが、まずは単体で KID アレイをデザイン・作製することを行う。

(3) ホモダイン形式を用いた周波数領域多重読み出しにより KID を読み出すシステムの構築を FPGA を用いて行った。

4. 研究成果

(1)超低消費電力 SOI ピクセル検出器の開発には、1 ピクセルあたり 100nW の消費電力を達成する必要がある。各ピクセルをアクティブにするためには、100nA 程度までの電流しか流せないため、MOSFET は、サブ閾値で作動させる必要がある。一方、検出器は 0.3K の極低温で作動する。この低温で、SOI の MOSFET が作動することは、既に他の研究者グループによって示されている。しかしながら、極低温では、閾値電圧が変化し、ドレイン電流の変化が急峻になり、電流を 100nA で制御するのが容易ではない、ということが分かった。カレントミラーを用いて電流較正を行うこ

とも提案されたが、まずは、個々のトランジスタのばらつきが極低温環境でどのように変化するかを調べる必要がある。そこで、p-MOS, n-MOS の素子を 10 個程度ならべたテストチップを作製し評価した。この測定では、閾値電圧、ドレイン電流を測定し、そこから MOSFET の特性を示す物理パラメータを抽出することを行った。室温での測定では、ばらつきは小さく、10%以内であった。これらの素子を低温で評価するシステムの構築を現在行っている。

(2)共振器アレイを作製するには、共振器自身、共振器の物理的・周波数的な配置を考慮し、クロストークが小さい検出器アレイをデザイン・作製する必要がある。共振器の周波数は、4K の極低温で作動する HEMT アンブの帯域 4~8GHz にすることにした。この周波数帯域に共振周波数が入るように、共振器のインダクタンスとキャパシタンスのサイズ・パターンを SONNET 電磁シミュレーターにより決定する。シミュレーターは、現実の検出器の要素を全て取り込むことができない。そこで、容易に作製でき、かつ液体ヘリウム(減圧で 1.6K)で作動することができる Nb 薄膜の KID を作製・評価し、シミュレーション結果と比較、それを設計に反映し、再度 Nb 製 KID を作製・評価、という繰り返しにより、KID アレイのデザインを詰めていった。

初期のデザインでは、共振器をまばらにおき、その共振周波数・Q 値・歩留りを測定した。その後、徐々に共振器の数を増やしていき、10 20 60 220 個にいった。220 個の共振器の実機を図 3 に示す。また、図 4 にこの検出器をネットワークアナライザーで読み出した時に観測した共振ピークを示す。96%の歩留りを達成した。




図 3 : 220 個の共振器からなる KID アレイ。20mm 角のシリコン基板の上に、リソグラフィ技術で 300nm の膜厚の Nb 薄膜で形成した。その基板を SMA 同軸ケーブルで読み出せるセラミックの治具に張り付けたもの。




図4：図3のKIDアレイを1.6Kに冷却し、ネットワークアナライザーで共振ピークを観測した図。横軸は周波数で、縦軸はS21。ひとつひとつの下に凸のとげが、それぞれ共振による吸収ピークを示す。この共振ピークの数から、検出器の歩留りが96%とわかった。

(3)KIDアレイの一つ一つの共振器は異なる共振ピークを持つ。複数の異なる共振周波数を持つ共振器を一本のフィードラインに誘導結合させて、それぞれの共振周波数のマイクロ波を同時に流す。図4にみられるように、それぞれのマイクロ波は吸収されるが、もし付与エネルギーにより、共振器のクーパ対が破壊され、力学的インダクタンスが変化すると、それまで吸収されていたマイクロ波は、吸収されずに外に出ていくことになる。このように周波数領域により、一本の配線で多素子を同時に多重読み出しすることができる。

本研究では、暗黒物質が衝突することによって生じた非熱的フォノンのパルス信号を観測する必要がある。パルス信号の時定数は、共振器のQ値とクーパ対破壊によって生じた準粒子がクーパ対に戻るまでの準粒子寿命に依存する。前者は、 $Q/f_0=2\mu$ 秒程度であり、後者は、材質や温度に依存するが、Alの場合、0.3Kで30 μ 秒程度である。したがって、サンプリングレートは10MHz程度が必要である。

周波数多重読み出しを行うために、ホモダイン読み出しを行う。共振周波数のマイクロ波を生成し、それを二つに分岐させる。一方をKIDに入力する。その出力を、分岐したもう一方のマイクロ波と掛け合わせることで、その共振器のパルス信号を取得する。このホモダイン回路は、FPGAを用いてデジタル的に生成できる。一方、10MHzでサンプリングすると、データ量が多くなり、全てを処理できなくなる。そこで、データの流れの中で、バッファとセルフトリガー機能を開発し、興味がある事象前後のデータのみを処理し、コンピュータに保存するようなFPGA

ファームウェアを開発した。読み出しに用いたFPGA読み出し装置を図5に示す。




図5：KIDアレイの周波数領域多重読み出しに用いたFPGAの装置。KC705と呼ばれ、Kintex-5のFPGAチップを搭載している。

開発したKIDアレイにAm-241からの線(5.5MeV)を裏面から照射し、フォノン信号の同時検出を試みた。この実験では、100nm膜厚のAl薄膜からなるKIDアレイを用いた。検出器を真鍮のハウジングで覆い、真空用密封Am-241とともに、He-3のソープション冷凍機に入れ、0.3Kまで冷却した。ネットワークアナライザーで共振ピークを確認し、その共振周器のうち15個を選び、図5の装置で15種類の周波数を持つマイクロ波を生成し、一本の配線でKIDに送る。KIDから帰ってきた信号をデジタル的にホモダイン処理し、15チャンネルの時系列データを取得する。トリガー機能により、事象が発生した時刻の前後のデータを切り出し、FIFOにいれて、SiTCP技術により、PCに転送し、データを保存する。図6は、その事象の一例である。この読み出しシステムは国内外においても最先端を進むものと考えられ、現在論文を執筆中である。




図 6: 開発した FPGA 周波数領域多重読み出しによって取得したフォノンのパルス信号。

5 . 主な発表論文等

(研究代表者、研究分担者及び連携研究者には下線)

[雑誌論文](計 0 件)

[学会発表](計 2 件)

山田要介、「Lumped Element KID の開発とその応用」、研究会「背景放射で拓く宇宙創成の物理」、2014 年 6 月 2～3 日、理化学研究所

山田要介、「超伝導検出器 KID 用多重同時読み出しシステムによるパルス光信号の測定」、日本物理学会、2016 年 3 月 19～22 日、東北学院大学

[図書](計 0 件)

[産業財産権]

[その他]

6 . 研究組織

(1)研究代表者

石野 宏和(ISHINO, Hirokazu)

岡山大学・大学院自然科学研究科・准教授
研究者番号：90323782

(2)研究分担者

(3)連携研究者

(4)研究協力者

樹林 敦子(KIBAYASHI, Atsuko)

山田 要介(YAMADA, Yousuke)