科学研究費助成事業

研究成果報告書

科研費

平成 2 8 年 4 月 8 日現在 機関番号: 1 2 6 0 1 研究種目: 挑戦的萌芽研究 研究期間: 2014 ~ 2015 課題番号: 2 6 6 3 0 1 2 1 研究課題名(和文)グラフェンをベースとしたホットエレクトロントランジスタの電流利得向上 研究課題名(英文) Improvement of current gain for graphene-base hot electron transistors 研究代表者 長汐 晃輔(Nagashio, Kosuke) 東京大学・工学(系)研究科(研究院)・准教授 研究者番号: 2 0 3 7 3 4 4 1 交付決定額(研究期間全体): (直接経費) 3,000,000 円

研究成果の概要(和文):グラフェンの原子層厚さという特徴を最大限生かすことのできる原子層ベースホットエレク トロントランジスタの作製と実証を試みた.高信頼性絶縁膜形成として,メタルバッファー層のアルゴン雰囲気下での 低レート堆積後,バッファー層上への原子層堆積法によるY203堆積を確立した.作成した原子層ベースホットエレクト ロントランジスタでは,lon/loffが2桁程度取れており,先行研究と比較して高い電流利得を得ることに成功した.

研究成果の概要(英文):Graphene base hot electron transistors were fabricated and transistor action was demonstrated. For the highly reliable insulator formation, metal buffer layer was deposited under the Ar atmosphere at the low deposition rate, and subsequent deposition of Y2O3 on buffer layer was achieved by Atomic layer deposition. The graphene base hot electron transistor showed lon/loff = ~10 and large current gain, compared with the previous study.

研究分野:半導体デバイス

キーワード: グラフェン ホットエレクトロントランジスタ

1. 研究開始当初の背景

これまでにグラフェンの CMOS 応用を目 指してグラフェン/金属コンタクトに集中 して研究を進めてきた.また、グラフェン のギャップ形成に関しては, high-k 材料で ある Y₂O₃ トップゲートのリーク耐性に関 して低温高圧酸素アニールを用いて世界ト ップの高品質化に成功し、2 層グラフェン のギャップ内準位について様々な角度から 研究を進めている.しかしながら,Siと同 レベルでのデバイス動作の議論が出来る段 階ではなく、高い潜在能力を引き出すには 時間を掛けた検討が必要であると認識に至 っている. そこで今回, グラフェンの平面 内輸送特性における移動度の高さを追及し た CMOS 応用よりも単原子 2 次元物質であ ることの優位性を最大限生かすデバイス構 造を検討した.現在と同様, 1990 年代にお いても Si の微細化・集積化限界が議論され ホットエレクトロントランジスタ等、多く の量子効果デバイスが提案・実証されてき た. しかしながら, Si におけるリソグラフ ィ技術の向上により殆どの量子効果デバイ スは応用展開に結び付いていない.ここで、 グラフェンの移動度ではなく、"1原子層厚 さの金属"であるというバルク金属の薄膜 化では到達出来ない材料特性に着目した場 合,ホットエレクトロントランジスタ (HET)におけるメタルベースをグラフェン に置き換えることにより高周波特性を究極 的に高められる可能性がある.本研究では、 グラフェンベーストランジスタの動作の実 証を行う.

2. 研究の目的

グラフェンの潜在的に高い電子輸送特 性を最大限引き出すことによる CMOS 展開 をこれまで議論してきたが、本研究では、電 子輸送特性ではなく,原子層厚さという特徴 を最大限生かす方向で検討し、 グラフェンを ベースとしたホットエレクトロントランジ スタを提案する.既存のホットエレクトロン トランジスタでは、ベースメタル内での散乱 抑制のため薄膜化した場合, ベース抵抗が増 加するというジレンマにより応用展開がひ らけなかった経緯がある. 今回, グラフェン をベースメタルとすることで, 原子層厚さに まで低減しベース内での散乱を徹底的に抑 制し、かつ移動度の高さに起因した低いベー ス抵抗を両立することで, グラフェンベース トランジスタの応用展開を目指す.

3. 研究の方法

極薄絶縁膜堆積技術の確立

ホットエレクトロン注入の効率化には、絶 縁膜のラフネス減少が鍵である.原子膜堆 積装置(ALD)による原子層堆積手法と低温 高圧酸素アニールを組み合わせることによ り、極薄かつ絶縁体性の高い絶縁膜を形成 する. HET 作製と動作実証

MOMS 構造原子層ベーストランジスタの作製及び動作実証を行う.

4. 研究成果

<u>(1)ALD によるグラフェン上 Y₂O3 堆積</u>

今回グラフェン上のhigh-kとして優れた 絶縁特性を示す Y₂O₃をグラフェン上に ALD により堆積する条件の詳細な検討を行った. 図1は, SiO₂/Si 基板上で行った ALD の成膜 条件を示している. Y プリカーサーのパルス 時間を変化させて,成長速度を計測したとこ ろ,0.07nm/cycle で成長速度が一定になった. また,成膜温度を変えても 0.07nm/cycle のと ころで成長速度が一定になったことから,表 面反応律速過程になっていると考えられる. この成膜条件において,膜厚を変えて 1/C で プロットすることにより誘電率を算出した ところ,12.9 とバルク(12~14 程度)と同等 の値を得ている.



次に表面反応律速過程で堆積した Y₂O₃ 絶縁膜における不純物量の同定を XPS を用 いて行った. 通常 ALD では、 プリカーサー がCH系を多く含むためCの混入が問題とな る. また Y₂O₃では, 先行研究から, OH 基が 膜内に混入することが報告されている.今回, XPS により C1s 及び O1s の計測を行った. 上 記のように決定した ALD のモードでは,数% の C の混入が認められ、OH の結合を持った ものが YO の結合を持ったものよりも多いと いう結果であった.これは,先行研究でも同 様である. そこで, 本研究では, C 及び OH を低減させるために完全な表面反応律速で はなく,気相中での反応を促進させ,ALDか ら少し CVD 側に条件を振ることでプリカー サーの分解反応を促進させた.これにより, Y₂O₃中のC混入は,XPSの感度限界以下ま で低減することに成功し, OH 基も通常のス パッタにより得られる Y2O3 膜と同等の量に まで低減できた.



以上より SiO₂/Si 基板上では, 不純物が 少ない Y₂O₃ を ALD により制御性良く堆積 することが可能となった.以下に、本題で あるグラフェンや層状絶縁体である h-BN 上への Y₂O₃ 膜堆積を述べる.2 次元材料へ の ALD 成膜の問題点は、表面にダングリ ングボンドが存在しないことから, ALD 膜 形成が困難なことであり、通常バッファー 層を利用する.ここで、グラフェンに関し てはすでに多くの報告があるので、ここで は, *h*-BN に注目する. *h*-BN は極性を有す ることから、極性に起因した物理吸着によ り成膜できる可能性がある.本研究では、 温度依存性を見ることで、極性をもつ h-BN 上への Y₂O₃ 直接堆積を検討した. 図 3 よ り 150C の低温では、70%程度の被覆率で h-BN 上に直接 Y₂O₃及び Al₂O₃が成長して いることが見て取れる、しかしながら、成 膜温度の上昇により被覆率の低下が観察さ れた. 300C での被覆率より, Al₂O₃の方が Y₂O₃よりも吸着力が強いと考えられる.こ れは, 分子電気陰制度の観点から, 議論で きる. つまり, 結合前の各原子の電気陰制 度の幾何平均で議論した場合, BN との電 気陰制度の違いは、Al₂O₃のプリカーサ・



である TMA の方が大きいことから,極性 に起因した物理吸着は,TMA の方が大きく 被覆率が大きいと考えられる.また,これ らの結果から,図4に示した概念図のよう に,極性起因の物理吸着が起こるが,温度 上昇に伴う脱離との競合により成膜が起こ っていと推測される.



以上のように極性に起因した物理吸着 によりダングリングボンドの無い *h*-BN 表 面にも $Y_2O_3 \varepsilon$ ALD により直接堆積は可能 であるが,被覆率の観点からは,ゲート絶 縁膜として機能可能なものではない.そこ で,図 5 に示すように,Y 金属を Ar 中で 堆積し,酸化させバッファー層として利用 することを試みた.予備実験としてグラフ エン上にバッファー層を堆積し,欠陥導入 が無いことを確認した.最終的に,ALD に より $Y_2O_3 \varepsilon$ *h*-BN 上に MRS=0.2nm, 100% の被覆率により堆積することができた.



HET 作製と動作実証

グラフェンベースにおける先行研究は唯一 KTH のグループ(Nano Letter, 2013, 13, 1435.) が行っており4桁程度の*Londoff*比を報告してい るのみで,殆ど報告されていない.図6(左上) に彼らの MOMOM デバイス構造を示してい るが、ホットエレクトロン注入において最も 絶縁膜耐性が重要となる Emitter-Base 間の絶 縁膜は SiO₂熱酸化膜を利用している.これは、 グラフェン上への耐性ある極薄絶縁膜の形 成が非常に困難だからである.Al₂O₃を 25nm 堆積しないとリークを防げない.本研究では、 Y₂O₃ 絶縁膜(~5nm)をグラフェン上に堆積す る技術を確立した.この技術ゆえ本研究では MOMS 構造の選択が可能となった.図6に作 成した HET デバイスの結果を示す.プロセス の改善を必要とするが、 I_{on}/I_{off} が2桁程度取れ ており、先行研究と比較して高い電流利得α を得ることに成功した.



5. 主な発表論文等

(研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計7件)

[7]T. Uwanno, Y. Hattori, T Taniguchi, K Watanabe and <u>K Nagashio</u>, "Fully dry PMMA transfer of graphene on *h*-BN using a heating/cooling system", **2D mater.** 2015, 2, 041002.

[6]K. Kanayama, and <u>K. Nagashio</u>, "Gap state analysis in electric-field-induced band gap for bilayer graphene", **Sic. Rep.** 2015,5, 15789.

[5] N. Fang, <u>K. Nagashio</u>, and A. Toriumi, "Subthreshold transport in mono- and multilayered MoS_2 FETs", **Appl. Phys. Express**, 2015, 8, 065203.

[4] N. Takahashi, T. Taniguchi, K. Watanabe, and <u>K. Nagashio</u>, "Atomic layer deposition of Y_2O_3 on h-BN for a gate stack in graphene FETs", **Nanotechnology**, 2015, 26, 175708.

[3] Y. Hattori, K. Watanabe, T. Taniguchi, and <u>K.</u> <u>Nagashio</u>, "Layer-by-layer dielectric breakdown of hexagonal boron nitride", **ACS nano**, 2015, 9, 916.

[2] <u>K. Nagashio</u>, K. Kanayama, T. Nishimura, and A. Toriumi, "Quantum capacitance measurement of bilayer graphene", **ECS Trans**. 2014, 61(3), 75.

[1] K. Kanayama, <u>K. Nagashio</u>, T. Nishimura, and A. Toriumi, "Large Fermi level modulation in

graphene transistors with high-pressure O_2 -annealed Y_2O_3 topgate insulators", **Appl. Phys. Lett.** 2014, 104, 083519.

〔学会発表〕(計18件)

[18][**Invited**] <u>K. Nagashio</u>, "Graphene field effect transistor application", 1st Japan-EU workshop on graphene and related 2D materials, (Nov. 2, 2015, Sapia tower, Tokyo).

[17][**Invited**] <u>K. Nagashio</u>, "Layer-by-layer dielectric breakdown of hexagonal Boron Nitride", 11th Topical workshop on Heterostructure Microelectronics, (August 26, 2015, Hida Hotel Plaza, Takayama).

[16][**Invited**] <u>K. Nagashio</u>, "Bilayer graphene field-effect transistors", US/Japan 2D Materials Workshop, (March, 23, 2015, Tokyo Institute of Technology, Tokyo).

[15][招待講演] 長汐晃輔, "グラフェンの電子 デバイス応用 -グラフェン・金属接合の理解 と制御-", 第 112 回マイクロ接合研究委員会, (2015 年 11 月 13 日, 阪大東京ブランチ(東 京)).

[14][招待講演] 長汐晃輔, "トランジスタを作る! グラフェン電界効果トランジスタ", 第5回 CSJ 化学フェスタ 2015, (2015 年 10 月 15日, タワーホール船堀(東京)).

[13][招待講演] 長汐晃輔, "FET 応用の可能性", ナノカーボンの技術開発動向に係るワーク ショップ,東京, 2015, 6, 17.

[12][招待講演] 長汐晃輔, "グラフェンの電子 デバイス応用へ向けた基礎知識 ~デバイス 作製・電子輸送特性・ゲート絶縁膜・コンタ クト抵抗~", サイエンス&テクノロジーセミ ナー, 東京, 2015, 4, 22.

[11][招待講演] 長汐晃輔, "グラフェンFET - コ ンダクタンス法によるギャップ内準位解析-", 第48回フラーレン・ナノチューブ・グラフ ェン総合シンポジウム, (2015年2月, 東京, 東大).

[10][**Invited**] <u>K. Nagashio</u>, "Carrier response in electric-field-induced bandgap of bilayer graphene", 45th IEEE Semiconductor Interface Specialists Conference, (December 2014, Bahia Resort Hotel, SaDiego).

[9][**Invited**] <u>K. Nagashio</u>, "Energy gap formation & gap states analysis in bilayer graphene", Indo-Japan program on Graphene and related materials, (November, 5, 2014, JNCASR, Bangalore, India).

[8][**Invited**] <u>K. Nagashio</u>, "Energy gap formation and gap states analysis in bilayer graphene under the ultra-high displacement", Japan-Korea Joint Symposium on Semiconductor Physics and Technology, (September 17, 2014, Sapporo).

[7]**[Invited]** <u>K. Nagashio</u>, "semiconducting properties in bilayer graphene under the ultara-high displacement", IEEE INEC2014, (July, Sapporo).

[6][Invited] K. Nagashio, K. Kanayama, T.

Nishimura, and A. Toriumi, "Quantum capacitance measurement of bilayer graphene", 225rd ECS meeting, (May 12, 2014, Orlando). [5][招待講演] <u>長汐晃輔</u>, "グラフェン FET の 実現へ向けて -コンダクタンス法によるギ

ャップ内準位解析-", 第9回 ATI 合同研究会, 東京, 2014, 11, 26. [4][**招待講演**] <u>長汐晃輔</u>, "h-BN 層状絶縁物質

における電気的絶縁破壊挙動",新世代研究 所2014年度第2回ナノカーボン研究会,東京, 2014,11,17.

[3][招待講演] 長汐晃輔, "2 層グラフェンにお けるギャップ内のキャリア応答と高キャリ ア密度下でのサブバンド散乱",日本表面科 学会,第 82 回表面科学研究会 (2014年7月 25日,東工大(東京)).

[2][招待講演] 長汐晃輔, "電界印加による2層 グラフェンのギャップ形成", 第78回半導 体・集積回路技術シンポジウム, (2014年7月 17日, 東京理科大(東京)).

[1][**招待講演**] <u>長汐晃輔</u>, "2 層グラフェンの外 部電界印加によるギャップ形成とギャップ 内準位の評価", 学振専門委員会(2014,6,10 東 大(東京)).

〔図書〕(計1件)

[1] <u>K. Nagashio</u>, A. Toriumi, "Graphene/metal contact" in Frontiers of graphene and carbon nanotubes, Springer, 2015, pp.53-78. [review].

〔その他〕 ホームページ

http://webpark1753.sakura.ne.jp/nagashio_lab/

6. 研究組織

(1)研究代表者

長汐 晃輔(NAGASHIO, Kosuke)

東京大学・大学院工学系研究科・准教授

研究者番号:20373441