## 科学研究費助成事業

研究成果報告書



研究成果の概要(和文):本研究を通じて、III-V CMOSフォトニクス・プラットフォーム上に能動・受動素子を 自在に集積するためのプロセス技術を確立することに成功した。これによりキャリア注入型光変調器等を III-V-0I基板上で実証することに成功した。またInGaAs MOSトランジスタの一体集積にも世界で初めて成功する など、光電子集積回路の基盤技術を確立した。また自由キャリア効果を使った光変調器の研究過程で、ハイブリ ッドMOS型光変調器構造を考案し、世界最高レベルの光位相変調効率を実現するに至った。III-V on SiCプラッ トフォームの考案にも繋がるなど、当初の想定以上の成果が得られた。

研究成果の概要(英文): We have successfully established the process technologies to integrate active and passive waveguide photonic devices on the III-V CMOS photonics platform. Thus, we have demonstrated the carrier-injection InGaAsP optical modulator on the III-V-OI wafer. Moreover, the monolithic integration of the InGaAsP optical modulator and InGaAs MOS transistor has been successfully demonstrated, exhibiting the feasibility of the electronic-photonic integration capability of the III-V CMOS photonics platform. Through the investigation of optical modulators based on the free-carrier effect, we have invented the Si hybrid MOS optical modulator which exhibits the highest modulation efficiency among semiconductor-based optical modulators. We have also proposed the III-V on SiC platform which can dramatically improve the heat dissipation.

研究分野:光電子集積回路

キーワード: 光変調器 トランジスタ シリコンフォトニクス CMOSフォトニクス ウェハボンディング

## 1. 研究開始当初の背景

既存の CMOS 製造技術を転用してシリコン 基板上に光集積回路を作製可能なシリコンフ オトニクス技術が急速に進展している。大口 径 Si-on-insulator (SOI)基板を用いることで、 光閉じ込めの強いシリコン光導波路を容易に 作製可能であり、光集積回路を既存技術の 1/100 程度に小型化がすることが可能となる。 パッシブ導波路素子に加え、Si 光変調器や Ge 受光器との集積化も可能であり、Si CMOS 回 路とのモノリシック集積も可能であることか ら、光電子集積回路の標準プラットフォーム になりつつあった。

一方、長距離光通信用途では InP をベース にした III-V 族半導体が中心に用いられてき た。直接遷移型半導体であることから、Si で は困難なレーザーが作製可能であり、光変調 器や受光器もより高性能な素子が作製可能で あるなど、優れた性質を持っている。しかし、 従来の InP 基板上素子は導波路の光閉じ込め が弱く、シリコンフォトニクスと比較して光 集積回路の小型化に向いていない。このよう な InP 系光素子の課題を克服するため、我々 は図1に示す III-V CMOS フォトニクス・プラ ットフォームを提唱し、研究を進めてきた。 SOI 基板と同様のIII-V-on-insulator 基板を実現 することで、シリコンフォトニクスと同様の 超小型光素子を InP 系材料を用いて作製可能 となる。この結果、シリコンよりも優れた光 集積回路を実現できる。また III-V 族半導体は 電子移動度が高く、高速トランジスタとして の応用も期待されており、Si MOS トランジス タの代替チャネル材料としても活発に研究さ れてきた。III-V CMOS フォトニクス上に III-V MOS トランジスタも一体集積することで、 究極的な光電子集積回路を実現できるものと 期待される。

我々は、これまでにウェハボンディング技 術を用いて、III-V 族半導体薄膜を熱酸化 Si 基 板上に貼り合わせた III-V-OI 基板を世界に先 駆けて実証することに成功している。この III-V-OI 基板を用いることで、微小曲げ導波路や アレイ導波路グレーティング、グレーティン グカプラなど InP 系細線導波路素子の実証に 成功してきた。またキャリア注入型マッハ・ ツェンダー干渉計光スイッチや導波路型 InGaAs 受光器などのアクティブ光素子に加 えて、InGaAs MOS トランジスタの実証にも 成功してきた。



図 1. III-V CMOS フォトニクス・プラット フォーム概念図。

2. 研究の目的

このような背景を受けて、本研究において は、III-V CMOS フォトニクス・プラットフォ ーム上に更に高度な光電子集積回路を実現す ることを目指した。各種のアクティブ光素子 を自在に集積するためには、耐熱性の高い III-V-OI 基板を実現するとともに、CMOS 整合プ ロセスで高品質・低抵抗 PIN 接合を形成する ことが求められる。本研究では、素子集積に 必要な CMOS 整合プロセスの研究を進めた。 また能動光素子と受動光素子を一体形成する ための III-V-OI 基板の実現を目指した。III-V-OI 基板上に光変調器などの InP 系細線能動光 素子とそれを駆動するための InGaAs MOS ト ランジスタをモノリシック集積することも目 指した。これにより、III-V CMOS フォトニク ス・プラットフォーム上で光電子融合集積回 路を実現するための基盤技術確立を目指した。

## 研究の方法

(1) 耐熱性の高い III-V-OI 基板を実現するための基板貼り合わせ手法や素子構造の研究を進めた。加熱時のボイド発生量と貼り合わせ 界面の関係について研究を進め、ボイド抑制 手法を見出すことを目指した。貼り合わせ後 の III-V 族半導体薄膜パターニングによるボ イド抑制効果についても検討を進めた。また III-V-OI 基板上に低抵抗 PIN 接合を形成する 手法について検討を進めた。Zn 固相拡散と Ni 合金化プロセスを用いて低温で PIN 接合を形 成することを目指した。

(2) 能動・受動集積を目指した III-V-OI 基板作 製プロセスについて研究を進めた。複数のバ ンドギャップを持つ III-V 族半導体層を形成 する手法として量子井戸インターミキシング の検討を進めた。

(3) 横型 PIN 接合を用いた光変調器などの能動光素子を III-V-OI 基板上に形成することを目指した。更に、能動光素子を駆動するための InGaAs MOS トランジスタのモノリシック集積も目指した。

## 4. 研究成果

(1) 貼り合わせ III-V-OI 基板加熱時に基板表面に発生するボイドについて研究を進めた。 従来のプロセスで作製した III-V-OI 基板を 500 度程度で加熱すると、図 2a に示すように ボイドが発生してしまう。我々は、ボイド発 生が貼り合わせ界面として用いているアルミ ナ(Al<sub>2</sub>O<sub>3</sub>)層からのガス発生に原因があるこ とを突き止めた。貼り合わせ前に加熱して、 あらかじめ Al<sub>2</sub>O<sub>3</sub>層からデガスすることで、 ボイド発生を抑制可能であることを明らかに した(図 2b,c)。600度で貼り合わせ前加熱す ることで、貼り合わせ後の 600度加熱におい てもボイドの発生をほとんど抑制することに 成功した。

貼り合わせ後に III-V 族半導体層をパター



図 2. III-V-OI 基板加熱時のボイド密度。(a) 貼り合わせ加熱無し、(b) 貼り合わせ加熱 有、(c) 貼り合わせ後の加熱時におけるボ イド密度変化。



図 3. III-V-OI 基板加熱時のボイド密度の基 板パターン依存性。(a) パターン無し、(b) パターン有、(c) パターン幅依存性。

ニングした場合におけるボイド発生量につい ても検討を進めた(図3)。III-V族半導体層を ストライプ状に加工することで、ボイド発生 を抑制可能であることを明らかにした。

III-V-OI 基板上に低抵抗 PIN 接合を形成す るプロセスの研究も進めた。貼り合わせ後の III-V 族半導体にP型ドーピングすることが特 に困難であった。我々は、スピンオンガラス からの Zn 固相拡散により良好なドーピング が可能であることを明らかにしてきた(図4)。 しかし、導波路メサ近傍に Zn 固相拡散する と、熱応力により貼り合わせ III-V 族半導体層 が剥がれてしまう課題があった(図 4b, c)。 我々は、Zn 拡散温度を 550 度から 500 度に下 げるとともに、スピンオンガラスの膜厚を薄 くすることで熱応力を低減することで、導波 路近傍付近においても Zn 拡散できることを 明らかにした (図 5a)。 拡散温度を 500 度にし ても良好な Zn 拡散が得られている(図 5b)。 Zn 拡散により III-V-OI 基板上に形成した横型 PIN 接合電気特性を図 5c に示す。良好な PIN



図 4. (a) Zn 拡散プロセス、Zn 拡散後の基板 表面写真:(b) ギャップ 4 μm、(c) ギャッ プ 2 μm。



図 5. (a) 最適化後の Zn 拡散素子写真、(b) 拡散した Zn の基板内分布、(c) Zn 拡散で形 成した PIN 接合特性。



図 6. (a) P イオン注入エネルギーと PL ピ ーク波長シフト量の関係、(b) InP クラッ ド中欠陥量と PL ピーク波長シフト量の関 係。



図 7. 量子井戸インターミキシングで形成 した 2 波長 III-V-OI 基板。

接合特性が得られた。N型ドーピングとして Siイオン注入に替わり、Ni合金化プロセスを 用いることで一層の寄生抵抗低減に成功した。

(2) III-V-OI 基板上で能動・受動集積を実現す るための量子井戸インターミキシングの研究 を進めた。InP 基板上での量子井戸インターミ キングは従来から知られていたが、貼り合わ せた III-V 族半導体薄層に適用可能かは全く 研究されていなかった。我々は、極めて薄い 上部 InP クラッドしかない量子井戸構造に対 するインターミキシングの研究を進めた。こ の結果、Pイオン注入エネルギーを小さくし て、上部 InP クラッド層のみに P イオン起因 の結晶欠陥を導入することで、大きなバンド ギャップシフトが得られることを見出した (図 6a)。また、上部 InP クラッド層に生成し た欠陥量とバンドギャップ波長シフトが比例 することを実験的に明らかにし、制御性良く バンドギャップを自在に調整できることを示 した(図 6b)。最適な条件で量子井戸インター ミキシングをIII-V-OI 基板に適用することで、 図7に示す2波長に対応したバンドギャップ



図 8. キャリア注入型光可変減衰器特性。



図 9. InGaAsP 光変調器と一体集積した InGaAs MOS トランジスタ断面構造。

を持った III-V-OI 基板の作製に成功した。

(3) Zn 拡散で形成した低抵抗 PIN 接合を用い た能動光素子の実証を目指した研究を進めた。 まず PIN 接合に順バイアスを印加して電流注 入することで光減衰量を制御する可変光減衰 器の作製を行った。低抵抗 PIN 接合の形成に 成功したことから、40 mA/mm を超える電流 注入が可能となった。これにより、注入され た電子や正孔による自由キャリア吸収を用い た光吸収変調に成功した(図 8)。主に正孔の 自由キャリア吸収を用いることで Si 素子を上 回る吸収変調を実現した。

InGaAsP 光変調器と駆動用 InGaAs MOS トラ ンジスタを一体集積する研究も進めた。モノ リシック集積した素子の断面構造を図 9 に示 す。光素子となる InGaAsP 層上部にトランジ スタ層となる InGaAs 層をスタックした構造 とした。これまでの研究で開発した Zn 拡散と Ni 合金化プロセスを用いて、2 つの素子を一



図 10. InGaAsP 光変調器と InGaAs MOS ト ランジスタをモノリシック集積した光電 子集積回路のチップ写真。



図 11. InGaAs MOS トランジスタで直接、 InGaAsP 光変調器を駆動した結果。



図 12. III-V-OI 基板上に形成可能な空乏型 InGaAsP 光変調器断面構造。



図 13.空乏型 InGaAsP 光変調器の変調効率 解析結果。

体的に形成したチップの作製に成功した(図 10)。一体集積した InGaAs MOS トランジスタ により直接 InGaAsP 光変調器を駆動した結果 を図 11 に示す。InGaAs MOS トランジスタに ゲート電圧を印加すると、電流が InGaAsP 光 変調器に注入されて光位相を制御することが できる。1 V 程度の印加電圧で位相を 180 度 シフトさせることに成功した。

高速動作可能なキャリア空乏型光変調器の 研究も進めた。図 12 に素子断面構造を示す。 III-V-OI 基板上に形成した InGaAsP リブ導波 路に PN 接合を形成し、逆バイアス印加によ る空乏層幅を変調する。InGaAsP 中の電子に よる屈折率変化が大きいことから、同様の構 造を持つ Si 光変調器と比較して、大幅に変調 効率を改善可能であることが数値解析により 分かった(図13)。

この研究を通じて、InGaAsP 中の電子誘起 屈折率変化は Si よりも 17 倍大きい一方、電 子誘起吸収変化が半分であることが分かり、 光位相変調が極めて優れていることが分かっ た。一方、正孔による吸収変化は Si よりも大 きい。このことから、InGaAsP 中の電子効果 のみを用いた光変調を実現することが重要で あることが分かった。このような経緯の中、 我々は、Si 光導波路上に Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜 を介して InGaAsP 薄膜を貼り合わせた光変調 器の考案に至った(図14)。ゲート電圧を印加 することで InGaAsP MOS 界面に電子が蓄積 する。これにより InGaAsP 中の電子のみを用 いて光変調することに成功した。光位相変調 効率は 0.047 Vcm となり、半導体を用いた光 変調器として世界最高の効率を実現した(図 15)。本素子構造は当初の研究計画では想定し ていなかったが、自由キャリア効果を使った 光変調器の研究から発想を得た成果となった。

III-V CMOS フォトニクス・プラットフォー ムの更なる高性能化に向けた研究も進めた。 III-V-OI 基板は熱伝導率が悪い SiO<sub>2</sub>上に III-V 族半導体薄膜が貼り合わされた構造となって いる。このため能動デバイスの温度が上昇し やすく、素子の特性劣化につながってしまう。 この問題を解決するため、III-V 族半導体薄膜



図 14. ハイブリッド MOS 型光変調器素子 構造。



図 15. ハイブリッド MOS 型光変調器の光 位相変調効率。





図 17. III-V on SiC 上光素子の温度上昇解 析結果。

を SiC 基板上に貼り合わせた構造を新たに提 唱した (図 16)。SiC は極めて大きな熱伝導率 を持つ一方、屈折率は InP と比較して十分小 さく、光を InP 層に強く閉じ込めた光導波路 を実現可能である。図 17 に III-V-OI 基板と III-V on SiC 基板上での入力パワーに対する素子 温度を解析した結果を示す。III-V-OI 基板では、 100 mW 程度の入力パワーで素子温度が 50 度 程度上昇してしまう。このため、半導体レー ザーの出力が飽和してしまうなどの問題が生 じる。一方、III-V on SiC 上では素子温度は極 めて小さくなることが分かった。1 W の電力 投入時においても素子温度上昇は 20 度以下 に抑えられている。このため、温度による素 子劣化を抑制可能であり、高密度光集積回路 が実現可能である。また高出力レーザーへの 応用も期待されることから、新たな光集積回 路プラットフォームとして期待される。本成 果も当初は想定していなかったが、研究の過 程で排熱の問題に気が付き、考案するに至っ た。

以上のように、本研究を通じて、III-V CMOS フォトニクス・プラットフォーム上に能動・ 受動素子を自在に集積するためのプロセス技 術を確立することに成功した。これによりキ ャリア注入型光変調器等を III-V-OI 基板上で 実証することに成功した。また InGaAs MOS トランジスタの一体集積にも世界で初めて成 功するなど、光電子集積回路の基盤技術を確 立した。また自由キャリア効果を使った光変 調器構造を考案し、世界最高レベルの光位相 変調効率を実現するに至った。III-V on SiC プ ラットフォームの考案にも繋がるなど、当初 の想定以上の成果が得られた。 5. 主な発表論文等

〔雑誌論文〕(計14件)

- [1] J.-K. Park, S. Takagi, and <u>M. Takenaka</u>, "InGaAsP Mach–Zehnder interferometer optical modulator monolithically integrated with InGaAs driver MOSFET on a III-V CMOS photonics platform," *Optics Express*, vol. 26, no. 4, pp. 4842–4852, 2018. DOI: 10.1364/OE.26.004842
- M. Takenaka and S. Takagi, "InP-based photonic integrated circuit platform on SiC wafer," *Optics Express*, vol. 25, no. 24, pp. 29993–30000, 2017. DOI: 10.1364/OE.25.029993
- J.-H. Han, F. Boeuf, J. Fujikata, S. Takahashi, S. Takagi, and <u>M. Takenaka</u>, "Efficient lowloss InGaAsP/Si hybrid MOS optical modulator," *Nat. Photonics*, vol. 11, no. 8, pp. 486–490, Jul. 2017. DOI: 10.1038/nphoton.2017.122
- [4] F. Boeuf, J.-H. Han, S. Takagi, and <u>M. Takenaka</u>, "Benchmarking Si, SiGe and III-V/Si hybrid SIS Optical Modulators for Datacenter Applications," *J. Light. Technol.*, vol. 35, no. 18, pp. 4047–4055, 2017. DOI: 10.1109/JLT.2017.2728365
- [5] N. Sekine, J.-H. Jan, S. Takagi, and <u>M. Takenaka</u>, "Numerical analysis of carrierdepletion InGaAsP optical modulator with lateral PN junction formed on III–V-oninsulator wafer," *Jpn. J. Appl. Phys.*, vol. 56, 04CH09, 2017. DOI: 10.7567/JJAP.56.04CH09
- [6] <u>M. Takenaka</u>, Y. Kim, J. Han, J. Kang, Y. Ikku, Y. Cheng, J. Park, M. Yoshida, S. Takashima, and S. Takagi, "Heterogeneous CMOS photonics based on SiGe/Ge and III-V semiconductors integrated on Si Platform," *IEEE J. Sel. Top. Quantum Electron.*, vol. 23, No. 3, 8200713, 2017 (*Invited*). DOI: 10.1109/JSTQE.2017.2660884
- S. Takashima, Y. Ikku, <u>M. Takenaka</u>, and S. Takagi, "Effect of III-V on insulator structure on quantum well intermixing," *Jpn. J. Appl. Phys.*, vol. 55, 04EH13, 2016. DOI: 10.7567/JJAP.55.04EH13
- 〔学会発表〕(計 59 件)
- [1] <u>M. Takenaka</u>, J.-H. Han, J.-K. Park, F. Boeuf, J. Fujikata, S. Takahashi, and S. Takagi, "High-efficiency, low-loss optical phase modulator based on III-V/Si hybrid MOS capacitor," *Optical Fiber Communication Conference (OFC2018)*, Tu3K.3, San Diego, 13 March 2018 (*invited*).
- [2] Q. Li, J.-H. Han, C. Ho, S. Takagi, and <u>M. Takenaka</u>, "Low-crosstalk, low-power Mach-Zehnder interferometer optical switch based on III-V/Si hybrid MOS phase shifter," *Optical Fiber Communication Conference (OFC2018)*, Th3C.5, San Diego, 15 March

2018.

- [3] J. Han, S. Takagi, and <u>M. Takenaka</u>, "High-Efficiency O-Band Mach-Zehnder modulator based on InGaAsP/Si hybrid MOS capacitor," *Optical Fiber Communication Conference* (OFC2017), W3E.2, Los Angeles, 22 March 2017. DOI: 10.1364/OFC.2017.W3E.2
- [4] J. Park, S. Takagi, and <u>M. Takenaka</u>, "Monolithic integration of InGaAsP MZI modulator and InGaAs driver MOSFET using III-V CMOS photonics," *Optical Fiber Communication Conference (OFC2017)*, W3E.4, Los Angeles, 22 March 2017. DOI: 10.1364/OFC.2017.W3E.4
- [5] J. Han, <u>M. Takenaka</u>, and S. Takagi, "Extremely high modulation efficiency III-V/Si hybrid MOS optical modulator fabricated by direct wafer bonding," *International Electron Devices Meeting* (*IEDM'16*), 25.5, San Francisco, 7 December 2016. DOI: 10.1109/IEDM.2016.7838480
- [6] <u>M. Takenaka</u>, and S. Takagi, "Si/III-V CMOS photonics for low-power electronic-photonic integrated circuits on Si platform," *Conference on Lasers and Electro-Optics* (*CLEO2016*), SF2P.7, San Jose, 10 June 2016 (*invited*).
- [7] <u>M. Takenaka</u>, Y. Kim, J. Han, J. Kang, Y. Ikku, Y. Cheng, J.-K. Park, S.-H Kim, and S. Takagi, "CMOS photonics technologies based on heterogeneous integration of SiGe/Ge and III-V on Si," *International Electron Devices Meeting (IEDM'15)*, 31.5, Washington D.C., 9 December 2015 (*invited*).

〔図書〕(計1件)

[1] 竹中充,「化合物半導体細線光導波路を用 いた光電子集積回路」、TELECOM FRONTIER, Vol. 94, 2017.

〔産業財産権〕
○出願状況(計1件)
名称:MOS型光変調器及びその製造方法
発明者:竹中 充、韓 在勲、高木 信一 権利者:同上
種類:特許
番号:特願 2016-160229
出願年月日:2016 年 8 月 17 日
国内外の別: 国内・国外

〔その他〕 高木竹中研究室ホームページ http://www.mosfet.k.u-tokyo.ac.jp/

6. 研究組織

(1)研究代表者
 竹中 充(TAKENAKA, Mitsuru)
 東京大学・大学院工学系研究科・准教授
 研究者番号: 20451792