科学研究費助成事業

研究成果報告書

科研費

	平成	2	8	年	6	月	2	日現在
撰番号: 1 4 5 0 1								
F究種目: 若手研究(B)								
F究期間: 2014 ~ 2015								
題番号: 2 6 8 2 0 1 2 8								
F究課題名(和文)ナノ構造体形状への記憶を容量検出により読み出す高密度	度・恒	久傷	存	メモ	IJ			
f究課題名(英文)High-Density Permanent Memory by Capacitance Readou	It of I	Nan	08	Struct	ture	!		
I究代表者								
三浦 典之(Miura, Noriyuki)								

神戸大学・自然科学系先端融合研究環・特命助教

研究者番号:70650555

砏

砏

交付決定額(研究期間全体):(直接経費) 3,000,000円

研究成果の概要(和文):安定金属結晶によるナノ構造体の有無に情報を記憶する恒久保存メモリの基本コンセプトと 、そのメモリを多層化する高密度記憶素子構造とその製造プロセス方法を考案した。このナノ構造体形状から記憶情報 を読み出す容量検出回路方式と超長期間に渡って安定的な読み出し動作を保証するためのデータ符号化方式を考案した 。ナノ構造体と読み出し回路を統合するための電磁界解析と回路解析を組み合わせた統合設計手法を構築し、実証デバ イスを製造した。加速試験装置を用いた換算時間千年の長期信頼性試験を実施し、正常なメモリ読み出し動作を確認す ることで、コンセプトと設計手法の妥当性の実証に成功した。

研究成果の概要(英文):A basic concept of permanent memory based on existence of a stable metal-crystal nano structure was invented together with a multilayer high-density configuration and its fabrication process. A capacitance-readout scheme to retrieve the saved data and a coding scheme to guarantee long-time readout reliability were also invented. An electro-magnetics and circuit mixed-domain design methodology was developed to integrate the nano-structure memory and the read-out circuit. A prototype was designed and fabricated. An equivalently 1,000-years long-term reliability test was conducted by using an acceleration pressure cooker. Validity of the concept and the methodology was successfully proven by the demonstration of reliable memory read-out.

研究分野: 集積回路工学

キーワード: デジタルアーカイブ 恒久保存 メモリ ナノ構造体 容量検出 長期信頼性

1版

1. 研究開始当初の背景

近年の電子情報通信機器の目覚しい発展 により、人類が生み出し複製するデジタルデ ータは、2012年には年間約10ゼタ(Z=10の 21 乗)バイトにまで爆発的に増加しており、 2020年には年間 40 ゼタバイトにまで達する と予測されている[1]。これらのデジタルデー タには、文化財、科学、個人、行政データの ように、後世へと継承すべき貴重な情報が膨 大に含まれている。しかし、現在のデジタル データの主要な記憶装置であるハードディ スクドライブ(HDD)やソリッドステートドラ イブ(SSD)の寿命は、数10年程度であり、こ れらのデジタル情報資産を単独の装置で恒 久保存することはできない。記憶装置の多重 化と数年単位の定期的なデータ移行(マイグ レーション)を繰り返すとしても、保存すべき 情報量が膨大なため、莫大なコストが必要と なり、経済的にも恒久保存は非常に困難であ る。今日、貴重かつ膨大なデジタル情報資産 は消失の危険性を孕んでおり、これを回避す るためには、マイグレーションの不要な1,000 年を超える超長寿命の高密度・大容量な恒久 保存メモリが必要である。

恒久保存メモリの一つの解決策として、構 造体の物理的な形状にデータを保存する構 造体メモリが考えられる(図 1)。18 世紀の終 わりに発見されたロゼッタストーン[2]が、 2,000 年以上の長期間に渡り、花崗岩の構造 体上の刻印に人類の情報資産を保存したよ うに、安定結晶物質に刻み込まれた構造体形 状による記憶には、恒久保存メモリを実現で きる可能性がある。先行研究の一つに、石英 ガラスメモリ[3]がある。フェムト秒レーザー を用いて石英ガラス中にマイクロドット型 の誘電率変異構造を形成することでメモリ を保存する。マイクロドットは、安定石英結 晶中に完全密封されて保護されるため、保存 データの超長期信頼性が保証できる。しかし ながら、メモリの密度は、限定的である。一 つの石英ディスク内に 100 層のマイクロドッ トレイヤを形成しても、そのメモリ密度は、 0.01 テラ(T=10の12 乗)bit/inch²と現在のHDD よりも2桁も低い。さらにメモリの読み出し には、レーザーと光学顕微鏡を用いた光干渉 断層法という光学撮像方法が必要であり、デ ータ読み出し速度と読み出しビット誤り率 (BER)が制限される。

研究代表者らは、過去に半導体集積回路製造技術を用いた完全密封型の恒久保存メモリを考案した[4]。デジタルロゼッタストーン(DRS)と名付けたこの恒久保存メモリは、デジタルデータをマスク ROM に保存する。これは、シリコンウェハ上のトランジスタの有無にデータを保存する一種の構造体メモリである。このマスク ROM を SiN と SiO2のような安定結晶膜で完全密封することで、酸素や水分による腐食を防止し、1,000 年を超える超長期メモリ寿命が実現できる。半導体メモリがコアなので、電力を供給する必要があ



り、また読み出しデータを外部に出力するた めのデータ通信路も必要である。誘導結合を 用いて無線で電力とデータの伝達経路を形 成することで、完全密封状態でメモリ寿命を 保ちつつ、電気的な読み出しにより高速 (>6Gb/s)、高信頼(BER<10⁻¹⁴)の恒久保存メモ リを実現することができた[5]。

半導体恒久保存メモリにおける残された 課題は、さらなるメモリ密度の増加である。 マスク ROM を用いた DRS 方式では、各メモ リセルに一つトランジスタが必要である。ま た、トランジスタは、シリコンウェハ基板の 表面に形成されるものなので、多層化が難し くメモリ密度の増加が難しい。そこでメモリ セルにトランジスタを用いず金属結晶構造 体のみを用いる多層化が可能なナノ構造体 メモリを考案した(図 1)。

2. 研究の目的

本研究では、人類のデジタル情報資産を後 世へと継承する恒久保存メモリの実現を目 指して、高密度な恒久記憶素子構造とその記 憶読み出し回路技術を確立する。具体的には、 (1)金属ナノ構造体の凹凸形状を用いた高密 度な記憶素子構造の検討および物理特性モ デルの構築、(2)高感度の容量検出回路による ナノ構造体凹凸形状からの記憶読み出し回 路の開発、(3)記憶読み出し精度を高める保存 データ符号化方式の確立に取り組む。プロト タイプを試作して要素技術の実現性を実証 するとともに、加速試験を行い、(4)超長期信 頼性予測するための電磁界と回路の統合シ ミュレーション手法を確立し、恒久保存メモ リの設計理論の構築を目指す。

研究の方法

本研究では、前述の研究目的を2年間で達 成することを目指す。平成26年度は、高密 度ナノ構造体記憶素子構造を検討し、電磁界 解析シミュレータを用いて凹凸形状による 相互容量変化を正確に抽出する解析手法を 構築する。先行開発したタッチセンサ用の相 互容量検出回路[6]を発展させ、高感度の容量 検出型読み出し回路を、検出感度を高める符 号化方式とともに開発する。プロトタイプの シリコンチップを設計し製造までを完了す



る。平成 27 年度は、プロトタイプチップを 用いた加速試験を行い開発技術の実現性を 実証する。実測結果を解析することで、超長 期間経過後のメモリ故障の主要因を推定す る。故障モデルを構築し、電磁界と回路を統 合した超長期信頼性予測シミュレーション 手法を確立する。シミュレーションを基礎に、 ナノ構造体物理形状、および微細製造プロセ スを用いた際のメモリ高密度化のスケーラ ビリティについて展望を描く。

4. 研究成果

図1に検討した金属ナノ構造体恒久保存メ モリのコンセプトを示す。メモリは、CMOS 半導体ウェハ上に高密度に形成された金属 ナノ構造体の凹凸形状を利用した恒久保存 メモリコアと誘導結合型の DRS と同様の無 線給電・通信チャネルを有する。ウェハは、 SiN/SiO₂による安定結晶膜によって完全密封 されており、これにより外部から浸透する酸 素や水分からメモリコアと回路の腐食と酸 化を防止してメモリの恒久保存を達成する。 図2は、メモリセル構造の詳細を図示してい る。各メモリビットは、IC 金属配線(ワード ライン WL とビットライン BL)の交点に形成 されるメタルビアの有無(すなわち金属ナノ 構造体の凹凸)によって0と1のデジタルビッ ト情報を保存する。ビアは、半導体 CMOS プ ロセスの中でも最も小さい物理サイズとな る構造であり、最先端の微細プロセスではす でに nm サイズにスケーリングされている。 つまり金属ビアをメモリセルに選択するこ とで高密度な構造体メモリの実現が可能と なる。一つの金属ビアの有無が1ビットの保 存メモリに相当するため、4F²(F はプロセス 最少加工寸法の1/2のサイズ)のメモリセルが 実現できる。さらにこのメモリセル構造は、 多層化が容易でさらなる高密度化が可能で ある。特に近年の CMOS プロセスでは、配線 層数は、10層を超えており、最少加工寸法の ビアが配置できるローカル配線層も6層以上 ある場合もある。通常の金属ビアと異なり、 このメモリ用のビアは、WL/BL 金属配線間を 接続せず、片端が非接続になった構造である。 直流電流(DC)パスが存在しないため、同一 WL 上のメモリセル間の信号の混信(Sneak Path)問題は存在しない。メモリデータは、 WL と BL 間の相互容量 C_M を電気的に計測す



図3(a)メモリアーキテクチャ(b)多層構造

ることによって読み出される(図 2)。金属ビア が存在することによって、 C_M は、 C_0 から C_1 へと大きくなる。この C_M の変化をWLとBL の各交点で検出することでデータを読み出 すことができる。

図3(a)に、メモリアーキテクチャのブロッ ク図を示す。メモリの多層化は、単純のメモ リセルアレイとその周辺回路を多重化する ことによって実現できる(図3(b))。メモリ読 み出し回路は、相互容量センサである。容量 タッチセンサ[6]に類似の回路を用いた。 長期 信頼性を確保するための設計手法とノイズ 耐性評価を行い、得られた成果を雑誌論文① ②、学会発表①②にて発表した。メモリ読み 出し回路は、WL ドライバと容量差増幅器に よって構成される。WL ドライバは、シンプ ルなCMOSインバータ回路で選択されたWL をクロック様矩形波電圧 Pin で駆動する。相 互容量 C_Mを介して、矩形波の立ち上がり立 下りに時に正負のパルス状電圧 Vp が選択さ れた BL 上に誘起される。非選択のその他の WL と BL は、スイッチ経由ですべてグラン ドに接続され、ノイズシールドとして動作す ることで読み出し時の信号品質を改善する。 容量差增幅器(CDA: capacitance difference amplifier)は、 V_P パルス信号を積分し、 C_M の 差異を電圧差ΔV に変換増幅する。次段のセ ンスアンプにてΔV 電圧からデジタルデータ を復元する。CDA は、Vp 信号を同期したク ロック Clk のタイミングで積分する。この同 期積分方式により複数のパルスを積分する ことで、無相関の環境ノイズはフィルタリン グすることができ、読み出し信頼性を高める ことができる。この積分型の読み出し方式は、 低速ではあるが、[6]で提案されているような 並列アクセスにより高速なメモリ読み出し が可能である。またメモリ読み出し回路と無 線 DRS インタフェース間の干渉は、[5]で提



図5 プロセスフロー

案されている時分割アクセス方式により解 決できる。

もう一つの技術的課題は、読み出し回路の 超長期信頼性にある。長期間の高信頼動作を 保証するために、メモリビットの 0/1 データ 均一符号化方式を考案した。図 4 に BL と WL の1バイト構成の場合の断面図を示す。 CDA 入力での受信パルス電圧 Vpの振幅は、 BL の合計自己容量値 C_{STOT} と C_M の比 $C_M/C_{S,TOT}$ に比例する。このとき電圧ゲインを 一定に保ち、長期信頼性を確保するためには、 ビットライン上の保存メモリビットの0と1 の配分を均等にする必要がある。しかしなが ら、厳密な 0/1 データ均一符号化を実施する と、有効な符号列が著しく制限されてしまう。 例えば図4に示した4ビットの場合では、全 16通りの符号中わずか5通りの符号しか利用 できないため、符号化率が31%まで低下する。 両端の処理のためいずれにしろ必要となる2 ビットのダミーWL を利用することで、有効 な符号を増加させることができる。ダミービ ットを利用することにより、4 ビット場合で 符号化率を 81%まで改善することができる。 例えば 32 や 64 ビット長のより長いビットラ イン構成の場合は、1 ないし2 ビット程度の 多少の不均一な符号は許容できるので、先の ダミー利用と組み合わせることで、80%程度 の符号化率を維持することができる。

上述のナノ構造体メモリおよび読み出し 回路を製造するプロセスフローについても 検討を行った。提案プロセスは、標準 CMOS プロセスに準拠している。図5は、そのフロ ーチャートを示している。プロセスのオーバ ーヘッドとしては、1枚の追加マスクが Step (5)にて必要になる。追加マスクでメモリ領域 を指定し、メモリ領域の金属ビアのみわずか にオーバーエッチングすることでメモリ用



図71,000年相当の超長期信頼性加速試験フロー

に加工する。この追加マスクは、全多層メモ リ間で共有可能である。各層のメモリビット のプログラム(書き込み)には、個別のマスク が必要である。このマスクコストは、[4,5]の DRS 型の半導体メモリでも必要なコストで ある。電子ビーム(EB)直接描画によりビアの プログラミングは、マスクコスト低減のため の一つの選択肢である。また、BL や WL は 繰り返しの共通レイアウトである。一部のBL やWL用の一部のマスクセットは共有可能と なりこれもマスクコスト低減に寄与する。

プロトタイプチップを 0.18µm CMOS プロ セスで製造した。図 6 にチップ写真を示す。 提案メモリと読み出し回路の超長期信頼性 を評価するために、加速試験を行った。図 7 に、その試験フローを示す。圧力・温度の加 速試験装置を用いて、温度 140 ℃、相対湿度 (*RH*) 85%の過剰な環境ストレスをメモリに 意図的に与えた。ペックの提案した半導体の 信頼性モデル[7]によると、上記条件で半導体 デバイス寿命 *L*の 10⁴倍の加速試験ができる。 *L* は、次式に比例する。

$$L \propto RH^n \exp(E_A / kT), \tag{1}$$

*E_A, k, T*は、それぞれアレニウス活性化エネル ギー、ボルツマン定数、温度である。1,000 年相当の加速試験は、1 ヶ月間の加速試験装 置投入で実現できる。

まずはじめに、加速前のプロトタイプで機 能動作確認を行った。図8は、CDA (V_P パル ス積分器)の積分出力波形のスナップショッ トである。ビット0と1の読み出し時に 100mV 近くの ΔV が確保されており、正常な メモリ読み出しが可能であることが確認で きた。図9(a)は、メモリアレイでの測定した ΔV 分布を示している。保存ビット0と1で、



図8 読み出し電圧波形スナップショット(a) Bit 0読み出し時



図9 読み出し電圧分布 (a) 加速前 (b) 加速後

明確に分布が分離していることが確認できた。0 と1のビット間でのワーストケースの ΔV の差 ΔV_{MIN} は、68mV 以上あり、後段のセ ンスアンプでの安定的なメモリ読み出しが 可能である。次に、500年、1,000年相当加速 試験後のプロトタイプで ΔV 分布を測定した。 両者の ΔV 分布において大きな性能劣化は、 観測されなかった(図 9 (b))。このことから、 提案のナノ構造体メモリの基本コンセプト 実証できたと考えている。

上記プロトタイプによる実測結果を解析 して、電磁界解析ツールのパラメータを最適 化し、ナノ構造体金属ビアにより得られる相 互容量 C_Mの抽出精度を改善し、回路シミュ レーションと組み合わせた統合シミュレー ション手法を構築した。これを用いて、微細 化した 28nm CMOS プロセスを用いた場合の 恒久保存メモリのスケーラビリティのシミ ュレーション検討を行った。図 10 に、ワー ストケース電圧差ΔV_{MIN}のビアと BL 配線間 ギャップ依存性をシミュレーションにより 求め、プロットした。ギャップをビア高さの 10%以下に制御した加工ができれば、100mV 以上のΔV_{MIN}を確保でき、メモリの安定読み 出し動作が可能となることをシミュレーシ ョンにより確認した。表Iは、石英ガラスメ モリ[3]との性能比較をまとめたものである。 微細 CMOS 技術と提案多層メモリ構造によ



図8 読み出し電圧波形スナップショット(b) Bit 1読み出し時



図10 AVの最小値の配線-ビアギャップ依存性

	^[3] R. Imai, <i>et al.</i> 本研究						
メモリメディア	石英ガラス中の マイクロドット	シリコンウェハ上の ナノ金属ピア					
メモリ書き込み	フェムト参レーザ による加工	CMOSプロセスに 準拠したリソグラフ					
メモリ読み出し	光学的	電子的 容量検出					

表I メモリ性能比較

り、40倍の高密度恒久保存メモリ実現の見通 しを立てた。

0.01Tbit/inch² (100層)

メモリ容量

0.4Tbit/inch (28nmで6層

以上の研究成果を論文にまとめて、IEEE 主催の半導体デバイスと回路設計の主要な 国際会議である European Solid-State Device Conference/European Solid-State Circuits Conference (ESSDERC/ESSCIRC) 2016 に 投 稿した。現在、審査中である。

[1] J. Gantz and D. Reinsel, "The Digital Universe in 2020: Big Data, Bigger Digital Shadows, and Biggest Growth in the Far East," *IDC iView*, pp.1-16, Dec. 2012.

[2] Courrier de l'Egypte, no. 37, pp. 3, 1799.

[3] R. Imai, *et al.*, "100-Layer Recording in Fused Silica for Semi-Permanent Data Storage," *Japanese Journal of Applied Physics*, no. 54, pp. 09MC02, Aug. 2015.

[4] Y. Yuan, *et al.*, "Digital Rosetta Stone: A Sealed Permanent Memory with Inductive-Coupling Power and Data Link," *Symp. on VLSI Cir. Dig. Tech. Papers*, pp. 26-27, June 2009.

[5] Y. Yuan, *et al.*, "Simultaneous 6Gb/s Data and 10mW Power Transmission Using Nested Clover Coils for Non-Contact Memory Card," *Symp. on VLSI Cir. Dig. Tech. Papers*, pp. 199-200, June 2010.

[6] N. Miura, et al., "A 1mm-Pitch 80x80-

Channel 322Hz-Frame-Rate Touch Sensor with Two-Step Dual-Mode Capacitance Scan," *ISSCC Dig. Tech. Papers*, pp. 216-217, Feb. 2014.

[7] D. S. Peck, "Comprehensive Model for Humidity Testing Correlation," *Proc. of Intl' Rel Phys Symp*, pp.44-49, Apr. 1986.

5. 主な発表論文等 (研究代表者、研究分担者及び連携研究者に は下線)

〔雑誌論文〕(計 2 件)

 <u>Noriyuki Miura</u>, Shiro Dosho, Hiroyuki Tezuka, Takuji Miki, Daisuke Fujimoto, Takuya Kiriyama, Makoto Nagata, "A 1mm Pitch 80 x 80 Channel 322 Hz Frame-Rate Multitouch Distribution Sensor With Two-Step Dual-Mode Capacitance Scan," IEEE Journal of Solid-State Circuits (JSSC), 査読有, vol. 50, no. 11, pp. 2741-2749, Nov. 2015.

DOI: 10.1109/JSSC.2015.2480094

 三浦 典之、道正 志郎、藤本 大介、 桐山 卓弥、手塚 宏行、三木 拓司、 永田 真、"二段階デュアルモード容量ス キャン方式を用いた 1mm-Pitch 80x80-Channel 32Hz-Frame-Rate タッチセンサの 設計"、電子情報通信学会技術研究報告、 査読無、114巻、120号、7-13ページ、2014 年6月

〔学会発表〕(計 2 件)

- 桐山 卓弥、三浦 典之、永田 真、" 高解像度・高速タッチセンサのノイズ耐 性評価とノイズ低減手法の検討"、電子情 報通信学会 アナログ RF 研究会、2016.3.1、 国民宿舎みやじま杜の宿(広島県)
- 三浦 典之、道正 志郎、藤本 大介、 桐山 卓弥、手塚 宏行、三木 拓司、 永田 真、"二段階デュアルモード容量ス キャン方式を用いた 1mm-Pitch 80x80-Channel 32Hz-Frame-Rate タッチセンサの 設計"、電子情報通信学会 集積回路研究 会、2014.7.3、大社文化プレイスうらら 館(島根県)

〔産業財産権〕 ○出願状況(計 1 件)

名称:記憶媒体、データ符号化方法、及びデ ータ読出回路 発明者:<u>三浦 典之</u>、永田 真、渡邊 強 権利者:同上 種類:特許 番号:2015-150215 出願年月日:平成 27 年 7 月 30 日 国内外の別:国内 6. 研究組織

(1)研究代表者

三浦 典之 (Miura, Noriyuki)
神戸大学・自然科学系先端融合研究環・
特命助教
研究者番号:70650555