# 科学研究費助成事業

研究成果報告書



交付決定額(研究期間全体):(直接経費) 3,100,000円

研究成果の概要(和文):次世代の情報通信技術の基盤構築を目的とし、格子定数6.1 のIII-V族化合物半導体 材料を利用した相補型高電子移動度トランジスタの開発研究を行った。 格子不整合の結晶成長において発生・伝搬し、特性悪化の要因となる積層欠陥の大幅な抑制を実現した。同一基 板上でn-、p-型動作可能なデバイス構造をシミュレーションにより検証し、電子・ホール走行層を含む量子井戸 構造の成長条件を確立、選択エッチング技術により電気特性を評価した。TLM法によりオーミック電極材料の検 討し、簡易デバイスを作製、トランジスタ静特性評価を行った。今後、コンタクト抵抗・リーク電流低減の課題 を解決し、相補型回路の試作を展開する。

研究成果の概要(英文): Research of complimentary high electron mobility transistor (c-HEMT) composed of III-V compound semiconductors with the lattice parameter of 6.1 angstrom has been performed for next-generation information and communication technology. The significant reduction of the stacking faults that made the device characteristics worsen was achieved. The device structure of c-HEMT was designed by technology CAD. The crystal structure with the quantum wells was grown successfully with no lattice relaxation and less stacking faults, and each electrical characteristics of electron and hole were measured by etching the top epitaxy layers selectively. The metal materials of the ohmic electrode was investigated using the TLM methods, and the static characteristic of the HEMTs were evaluated.

研究分野:ナノ電子デバイス、結晶成長、表面科学、回路設計

キーワード:電子デバイス ヘテロ構造 結晶成長

1.研究開始当初の背景

近年の情報通信技術(ICT)の発展により、 ユビキタスネットワーク社会が急速に多様 な形で実現しつつある。この更なる発展に向 けて、無線技術分野において電磁波利用の進 んでいないミリ・テラヘルツ周波数帯領域 (30 GHz~3 THz)の利用が期待されており、 容易に無線システムとして利用するための 基盤技術の開発が必要となっている。この基 盤技術の一環として、超高周波帯域で動作を する次世代半導体デバイスの開発が求めら れている。

高周波デバイスはガリウムヒ素(GaAs)や インジウムガリウムヒ素 (InGaAs)、インジ ウムヒ素(InAs)など高いキャリア輸送特性を 有するナローバンドギャップの III-V 族化合 物半導体をチャネルに利用した HEMT が広 く開発・研究されている。HEMT は不純物の 少ない半導体ヘテロ接合内で誘起された高 移動度の二次元電子ガス(2DEG)をチャネル とした電界効果トランジスタのことで[1]、近 年、結晶成長・微細化・プロセス技術の向上 と共に高周波特性を表す電流利得遮断周波 数 fi は向上し続けている。現在では InGaAs/InAs/InGaAs チャネル(5 nm) HEMT において f<sub>t</sub> = 710 GHz が報告され、1 THz 動 作に最も近いデバイスとして期待されてい る[2]。また他にも、さらに輸送特性の高いア ンチモン (Sb) 系化合物半導体 (インジウム アンチモン (InSb) など) の利用も検討され ており、第3世代としての HEMT として開発 研究が進んでいる[3](図1)。

上記のように無線通信用高周波デバイスの 開発は高周波動作化を主目的として展開し てきた。ただ、多様な形で広がる ICT 社会の 発展に対応するためには、光通信、デジタル IC などと融合・集積可能な超高周波デバイス の開発が今後重要になると考えられる。



図1 III-V 族化合物半導体の格子定数とバン ドギャップの関係と各 HEMT 構造 (破線枠 内:Sb 系 c-HEMT 開発にあたり利用を検討 する半導体材料)

# 2.研究の目的

本研究課題は、光通信、デジタル回路など と融合・集積可能な無線通信用高周波デバイ スの開発を目的とし、n-、p-型動作する相補 型 HEMT (c-HEMT)の開発研究を行った。

### 3.研究の方法

HEMT はナノメートルオーダーの量子井戸 (Quantum Well:QW) ヘテロ構造により構成 され、変調ドープ層の有無によって変化する バリア層のバンド構造を利用することで選 択的に形成する。しかし同一基板上で n-、p-型動作する c-HEMT を実現するためには、両 輸送特性の高い材料を走行層として選択し なければならない。このため、本研究では、 格子定数 6.1 D の III-V 族化合物半導体材料を 利用した(図1枠線)。この系の材料には、 バンドギャップが広くバリア障壁として利 用可能なアルミアンチモン (AlSb) やホール 輸送特性の高いガリウムアンチモン(GaSb) といった Sb 系材料と共に、電子輸送特性の 優れるインジウムヒ素 (InAs) が含まれる。 さらにこの混晶系も利用可能なことから、バ ンドエンジニアリングにより c-HEMT が実現 できると予想された。この開発研究を行うに あたり、以下の研究項目を遂行した。

## (1)エピタキシー成長、特性評価

HEMT 構造は、分子線エピタキシー(MBE) 法により作製した。エピウェハーは、X線回 折法(XRD)、原子間力顕微鏡(AFM)、断面 透過電子顕微鏡(TEM)、ホール効果測定な どによる結晶性・電気的特性の評価を行った。 この評価結果にもとに、成長構造の最適化と、 また研究項目(2)のデバイス構造設計の再 検討を行った。

### (2) デバイス構造の設計、特性予測

デバイス特性は、ヘテロ構造の膜厚や材料 組成によりにより大きく影響を受けること から、デバイスシミュレータ Technology CAD (TCAD)を活用してデバイス構造の設計と 特性の予測を行った。より大きいバンド不連 続が得られるバリア・チャネル層(構成材料 と組成比)の検証、格子不整合による歪印加 の影響調査、変調ドープ層導入による影響の 調査などを実施した。この構造最適化結果を、 項目(1)のエピタキシー成長の設計指針と した。

(3)n-、p-型 HEMT 作製プロセス検討 研究項目(1)において成長したエピウェ ハーを利用して、n-、p-型動作する HEMT 作 製のプロセスを検討した。フォトレジスト塗 布・ベーク、露光・現像、酸化保護膜、電極 作製など各プロセス工程における影響を調 査し、最適な手法・材料を検討した。c-HEMT は n-、p-型のキャリアの走行層が同一基板上 に存在し、制御分離する必要があることから、 選択性エッチング技術の検証を行った。試作 したデバイスは静的(DC)特性を評価した。

### 4.研究成果

計画を進めるにあたり、 電子・ホール走 行層を共通化したシングルチャネル構造(図 電子・ホール走行層を分離したダ 2 (a) ) ブルチャネル構造を検討した(図2(b))。 の構造では、電子およびホール移動度の高い InGaSb をチャネル材料として、また では電 子走行層に InAs、ホール走行層に InGaSb を チャネル材料として利用する HEMT 構造に なる。後述の項目(1)において、本実験条 件では InGaSb 層が良好な電子輸送特性を示 さないことがわかった。本研究の目的を満た さないことが危惧され、以後、 のダブルチ ャネル構造の検討を進めた。







(b)

図 2 c-HEMT の構造概念図 ( (a)シングル チャネル構造、 ( b ) ダブルチャネル構造 )

(1)バッファ層のエピタキシー成長条件の 検証

c-HEMT 作製にあたり、ヘテロ構造は格子 定数 6.1□のIII-V族化合物半導体材料を検討 した。成長基板は半絶縁性 GaAs 基板を用い ることから、成長界面には約 9%の格子不整 合が生じる。この不整合により発生する積層 欠陥は、成長表面まで伝搬し、輸送特性の悪 化やプロセス工程時における不均一エッチ ングなど影響を及ぼす。このため、初めに格 子不整合を緩和するためのバッファ層構造 の結晶性評価を行った。

評価対象としたエピ構造を図3に示す。バ ッファ層は低温 AlSb 層と GaSb 層、AlGaSb 層より構成され[4]、最上層に InAs キャップ 層を成長した。成長温度 Tx を 490 ~ 510 ℃ に変化させ、XRD 及び AFM により AlGaSb 層の結晶性と表面平坦性を評価した。 この結果を図4に記す。XRD 結果からは各 条件において違いはほとんど見られなかっ たが、AFM 結果よりTx = 510 °C において平 坦性が最も良くなることが分かった。図5 に その AFM 観察像を示す。490 °C では積層欠 陥(双晶)に起因する線状の表面欠陥が見ら れるが、一方 510 °C ではこの欠陥は見られな かった。この原因として、低温 AISb 層にお ける積層欠陥の発生抑制と共に、AIGaSb 層 内での積層欠陥のバンチングによる伝搬抑 制が考えられた。この結果より、積層欠陥に よる影響を最大限抑制する成長条件を確立 した。



## 図3 バッファ層評価用のエピ構造



図 4 XRD AlGaSb(004)ピークの FWHM と二 乗平均平方根高さ(RMS)の成長温度依存性



図5 バッファ層構造の AFM 観察像

(2)InGaSb ヘテロエピタキシャル薄膜の成 長条件検証

InGaSb は電子・ホール輸送特性に優れてお り、HEMT のチャネル層として利用が期待で きた。その成長条件の検証を行った。

図6に検証した InGaSb ヘテロエピタキシャル薄膜を示す。バッファ層は図3の構成と同じ構造であり、In 組成比 0.28 の InGaSb 層を成長温度、III/V フラックス比を変化させて成長した。

図7に370°C、III/V比20で成長したの AFM 観察像を示す。表面には多数の欠陥穴 (Void)が観察され、その深さは12 nm ほど であった。これはInAs キャップ層とInGaSb 層を足し合わせた膜厚に該当しており、この 欠陥において、InGaSb 層が成長できていない ことが示唆された。図8にTEM 観察像を示 す。Sb系化合物半導体構造は一般的に閃亜鉛 鉱結晶構造を形成するはずであるが、この観 察像の結果、GaAs 基板とその成長界面より ウルツ鉱型結晶が基板から約54°、(111)面に 沿って局所的に形成していることが明らか になった。このウルツ鉱型結晶は多数の積層 欠陥が接合することで形成され、またこの欠

InAs 3 nm 380 In <sub>0.28</sub> Ga <sub>0.72</sub> Sb 10 nm Ty Al Ga Sb 500 nm 500
In <sub>0.28</sub> Ga <sub>0.72</sub> Sb 10 nm Ty Al Ga Sb 500 nm 500
Al Ga Sb 500 nm 500
0.8 0.2 0
GaSb 250 nm 500
AISb 10 nm 500
SI-GaAs substrate

図6 InGaSb ヘテロエピタキシャル薄膜 評価用エピ構造



図 8 TEM 觀祭 結果 ((a) 低倍像、 (b) AlSb/GaAs 界面、 (c)InAs 表面)



陥が表面まで伝搬し、InGaSb 層の成長を抑制、 欠陥穴を形成することが分かった。抑制され る原因としては、ウルツ鉱欠陥における In、 もしくは Ga 原子の吸着確率が極端に高く、 金属液滴が形成され、InGaSb 層の成長を抑制 してしまうためであると推測された。図9に 表面平坦性に関する V/III 比依存性を示す。 結果、III/V 比 ≅ 2 の条件において、欠陥穴 の発生を抑制できることが分かった。

この結果をもとに、InGaSb 層の電子輸送特 性評価用のQW構造を作製、評価した。しか しホール効果測定の結果、電子移動度は1000 cm<sup>2</sup>/Vs ほどしか得られなかった。これは、 InGaSb 層の結晶性が依然良くないことと、同 層内で強い圧縮歪が印可されていることに よる輸送特性の劣化が原因と考えられた。こ のため、先述の電子走行層に InAs を利用する ダブルチャネル構造を検討対象とした。

(3) デバイス構造の設計、特性予測

前章(2)の結果をもとに、InAsとInGaSb を利用したダブルチャネル構造のデバイス 構造の設計、特性予測を行った。

検討したデバイス構造を図10に示す。 AlGaSb バッファ層の上に5 nmのpドープ AlSb 層を形成し、20 nmの AlGaSb 層を挟ん でホール走行層の InGaSb 層を形成する。10 nmの AlInSb 層を挟んで、電子走行層の InAs を形成する。さらに $\delta$ ドープ層(GaSb)を含 む AlInSb をスペーサー・バリア層として形成 し、n型キャリアを一様ドープした InAs 層を キャップ層として形成する。この構造におい て、n+InAs キャップ層と AlInSb バリア・ス ペーサー層を選択的に削ることにことによ り、n キャリア部分が取り除かれることにな る(図10(b))

シュレディンガー・ポアソン方程式ソルバ ーによるバンド構造およびキャリア濃度分 布の特性予測の結果、n-型デバイス構造では InAs 層に 2.9×10<sup>12</sup> cm<sup>-2</sup> の電子が、p-型では InGaSb層に 2.2×10<sup>12</sup> cm<sup>-2</sup> の電子が、p-型では とが分かった。この結果より、キャップ層と バリア・スペーサ層を選択的にエッチングで することで、同一基板上で n-、p-型動作する HEMT が実現できると予想された。ただし、 n-型 HEMT 構造において、InGaSb 層にホー ルも溜まってしまうことから、バッファリー クの影響も懸念された。

さらに TCAD によるドリフト-拡散輸送モ デルを利用したデバイスシミュレーション を実行した。n-、p-型デバイス共にゲート長 Lg = 100 nm、ソースドレイン間距離 Lsd = 2.5 $\mu$ m のデバイス構造の特性予測を行った。 DC 特性の予測結果として Id-Vd 特性を図1 1に示す。結果、バッファリークはあるもの の、デバイスとして動作することが確認でき た。また RF 特性予測結果より、n-型 HEMT の電流利得遮断周波数 ( $f_i$ ) と最大発振周波 数( $f_{max}$ )は 80、110 GHz、p-型 HEMT で $f_i$ = 18 GHz、 $f_{max}$  = 45 GHz が予測された。更なる特 性向上のためバッファリークを低減しつつ、 バリア層の薄層化が必要であり、また閾値制 御のためは高誘電率(High-k)ゲート絶縁膜 の導入が不可欠であることが示され、今後の 課題として残った。







図11(a) n-型、(b) p-型 HEMT の Id-Vd 特性予測

(4) c-HEMT 構造のエピタキシー成長及び
特性評価

先述のデバイス構造の特性予測結果をも とに、InAs と InGaSb をチャネル構造にもつ c-HEMT 構造(図10(a))のエピタキシー成 長を行い、特性を評価した。図12に XRD と AFM 観察結果を示す。AlGaSb(004)ピーク の FWHM と AFM 観察結果より、良好な結晶 性と平坦性が実現できたことが分かった。また、XRD 逆格子マッピングの結果より、 AlGaSb バッファ層より上層のヘテロ構造に おいて、格子緩和せずエピ成長できているこ とが分かった。図13に AlGaSb(111)回折点 における極点図測定の結果を示す。積層欠陥 が多数存在する試料では、ψ=16°において積 層欠陥起因のスポットが観察されるが[5]、今 回成長した試料ではそれに起因するスポッ トは見られず、AlGaSb{111}由来のスポット しか観察されなかった。この結果は、格子不 整合系の Sb 系化合物半導体 HEMT 構造にお いて、積層欠陥を抑制したエピタキシー成長 できたことを示唆している。

同試料を用いて、Van der Pauw 法によるホ ール効果測定により電気特性を評価した。電 子・ホール走行層を分離するため、n+InAs、 InAs 層はクエン酸過水を、AlInSb・AlGaSb 層はMF319を用いて選択エッチングした[6]。 この結果、InAs 電子走行層と InGaSb ホール 走行層において、それぞれ移動度  $\mu$ =18000、 476 cm<sup>2</sup>/Vs、N<sub>s</sub>=  $-2.2 \times 10^{-12}$  cm<sup>-2</sup> が 得られた。この結果により、今回の選択エッ チングにより、各キャリア走行層を選択的に 分離できるが分かった。



図 1 2 (a)XRD、(b)AFM 観察結果と(c) (-1-15)回折点の XRD 逆格子マッピング)



図13 AlGaSb(111)回折点における極点 図測定の結果

(5)n-、p-型 HEMT 作製プロセス オーミ ック電極の検討 n-、p-型 HEMT 作製にあたり、オーミック 電極の検証を TLM 法により行った。測定用 パターンは素子分離と電極形成用パターン を含むフォトリソグラフィ工程により作製 した。n型は As grown(基板未処理の状態) から(図10(a))また p型はクエン酸過水 と MF319 によるバリア層除去したのちに(図 10(b))パターン形成を行った。素子分離 はリン酸過水(H<sub>3</sub>PO<sub>4</sub>: H<sub>2</sub>O: H<sub>2</sub>O<sub>2</sub> = 2:50: 2.5)を用いた。オーミック電極は第一電極材 料として、n型は Ti、Ni、Pd を、また p型は Ni、Pd を検証対象とし、各金属材料を 20 nm 蒸着後、Pt(20 nm)、Au(100 nm)を蒸着して形 成した。

TLM 測定によるコンタクト抵抗のアニー ル温度依存性と 170 °C アニールの時間依存 性を図14、15に示す。結果、n型では Pd/Pt/Auを170 °C にて5min、アニール処理 を、p型ではNi/Pt/Auを170 °C にて5minア ニール処理することにより、それぞれ 0.34、 17.3 Ωmm のコンタクト抵抗が得られた。し かしながらp型はn型に比べて数十倍高いコ ンタクト抵抗を保持している。これは、デバ イス構造上、電極をundopeのInAs 層上に形 成しなければならないからである。コンタク ト抵抗の低減のため、p型ドープ層をエピタ キシー成長により導入するか、形成プロセス 時にp型キャリアをイオン打ち込みするなど、 対策が必要になることが分かった。



(6) n-、p-型 HEMT DC 特性評価

型電極)

TLM 測定用パターンを利用し、n-、p-型 HEMT の DC 特性評価を行った。TLM 測定で 利用した電極間に細線パターンを作成し、パ ターン内の InAs キャップ層をクエン酸過水 で除去後、ショットキーゲート電極として Ti(5 nm)/Pt(5 nm)/Au(100 nm)を蒸着した。

図 1 6 に Lg = 30µm、Lsd = 50µm の n-、p-

型 HEMT の Id-Vd 測定結果を示す。結果、n-型 HEMT ではバッファリークの影響が特性 予測より顕著に表れており、また p-型ではゲ ートリークが顕著に見られた。今後、各リー クの低減可能なデバイス構造とプロセス工 程を検証し、RF 特性の評価、n-、p-型を組み 合わせた相補型回路試作を展開する。



図16(a) n-型、(b) p-型 HEMTのId-Vd測 定結果(Lg=30 µm, Lsd=50 µm)

< 引用文献 >

[1] T. Mimura, et al., Jpn. J. Appl. Phys. **20** (1981) L317.

[2] E.-Y. Chang, et al., Appl. Phys. Express 6 (2013) 034001.

[3] S. Datta, et al., IEEE IEDM Tech. Digest (2005) 763.

[4] K. Akahane, et al., Jpn. J. Appl. Phys. 44 (2005) L15.

[5] O. Skibitzki, et al., J. Appl. Phys. **111** (2012) 073515.

[6] A. R. Clawson, Mater. Sci. Eng. **31** (2001) 1.

5.主な発表論文等

 〔学会発表〕(計 1件)
<u>原紳介</u>、渡邊一世、竹鶴達哉、辻大介、藤川 紗千恵、藤代博記、赤羽浩一、笠松章史、
"InGaSb ヘテロエピタキシャル薄膜の膜質評 価"、2015 年秋季 第76回応用物理学会学術 講演会、2015 年9月13日、名古屋国際会議 場(愛知県・名古屋市)

6.研究組織

(1)研究代表者
原 紳介(HARA, Shinsuke)
国立研究開発法人情報通信研究機構・未来
ICT 研究所フロンティア創造総合研究室・
主任研究員
研究者番号:30434038