| Budget Amount *help |
¥1,800,000 (Direct Cost: ¥1,800,000)
Fiscal Year 1990: ¥1,800,000 (Direct Cost: ¥1,800,000)
|
|---|
| Research Abstract |
1.代数的手法を用いて,ハ-ドウェア(一般の同期式順序回路)の機能の要求記述から,それを段階的に詳細化しつつ,ア-キテクチャを決定し,マイクロプログラムを作成するまでの設計法について,日本電子工業振興協会のLSI設計用記述言語の標準化の調査研究で用いられたクイックソ-トIC等を用いて検討した.そして,我々が既に開発している代数的言語ASLを用いた設計法を提案した.その特長は,設計者に考案・決定してもらうことが回路の性能やコスト上必要あるいは望ましいところは設計者に決定してもらう,その決定が正しいかどうかはASL検証支援系を用いて検証する,一方,自動的に詳細化・生成できるところは自動化する,というものである.これにより,ア-キテクチャもマイクロプログラムも正しいことが保証されたものが得られる.
2.今回提案した設計法では,詳細化の最終段階のレジスタ転送レベルの記述を得たあと,ア-キテクチャ及びマイクロ命令の意味を設計者が定める.そして,複雑な分岐条件をいくつかのマイクロ命令で行えるように展開し,次に最適化ル-ルを適用してパス長の短縮などを行い,その後,その状態図の動作及び分岐が設計したマイクロ命令群で実現できるかの判定及びできる場合のマイクロプログラムの生成を行う.自動化できる部分の抽出とアルゴリズムの考案を行い,マイクロプログラム生成のところはプログラム化した.
3.上記の設計法に基づいて,上述のクイックソ-トICの設計及びマイクロプログラム生成を行ってみた.現在最適化ル-ルは7個であり,これにより,マイクロプログラムの長さが約120から75に減り(上記標準化の例題では,人間が工夫して66である),最も頻繁に実行される主要部分の分割手続きに対しては同一ステップ数のものが得られた.支援系を用いた検証手法の確立,自動化部分を増やすことなどが今後の課題である.
|
