| Budget Amount *help |
¥2,200,000 (Direct Cost: ¥2,200,000)
Fiscal Year 1990: ¥2,200,000 (Direct Cost: ¥2,200,000)
|
|---|
| Research Abstract |
(1)CPUおよびその周辺回路を含んだボ-ドの故障診断ができるシステムを構築した.具体的には,パソコンPCー9801の拡張ボ-ドの一つにZ80を組み込んだボ-ドを挿入し,それに検査対象回路を接続して,その検査対象回路に色々の故障を発生させて,筆者等の開発したMSEC法と呼ばれる故障診断法を用いて故障検出できるか否かの実験を行なっダた.検査出象回路としては,DtypeFFとFull Adderを用いた.Full Adderでは入力5点,出力3点で,挿入した故障はショ-ト5ヶ所,断線3ヶ所をスイッチで任意に入れることができるような回路を構成した.その結果,本方法を用いると故障検出ができるだけでなく,使用した検査対象回路の場合,大部分は100%(少数のものは50%)の確率で故障箇所の検出も行うことができることがわかった.
(2)ICのメモリのパタ-ン依存故障を検出する方法として,2次元のメモリ配列について,M系列を用いる方法を筆者等は先に開発したが,本年度は更にそれを発展させて,3次元メモリについて,3次元のパタ-ン依存故障を検出できるアルゴリズムを開発することに成功した.すなわち,メモリは高集積化・高密度化が進んでおり,近い将来3次元的に集積化されることが予想されるので,本研究ではそれを見越して3次元のパタ-ン依存故障を検出する簡便で用法が容易な方法を開発した.具体的には注目するセルの東西南北および上層・下層の計6セルのパタ-ンが,すべてのフェ-ズですべて異なり一度の重複もなく変わるように,M系列を書き込んで行く方法を開発した.
|
