「データパラレル超並列データベースサーバアーキテクチャの研究」
| Project/Area Number |
04235204
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | The University of Tokyo |
|---|
Principal Investigator |
喜連川 優 東京大学, 生産技術研究所, 助教授 (40161509)
|
|---|
| Co-Investigator(Kenkyū-buntansha) |
中野 美由紀 東京大学, 生産技術研究所, 助手 (30227863)
|
|---|
| Project Period (FY) |
1992
|
| Project Status |
Completed (Fiscal Year 1992)
|
| Budget Amount *help |
¥4,000,000 (Direct Cost: ¥4,000,000)
Fiscal Year 1992: ¥4,000,000 (Direct Cost: ¥4,000,000)
|
|---|
| Keywords | データパラレル / 超並列 / データベース |
|---|
| Research Abstract |
データベース処理に対する超並列計算機の適用が模索されているが,巨大なデータベース処理ではソート処理が最も多大な実行時間を必要としていることから,(例えば,1GBのソートに数時間必要),本年度は超並列マシンによるソートの高速化について検討した。まず,1024プロセッサのマスパーMP-1,8192プロセッサのCM-2,512プロセッサのAP-1000上にそれぞれラディックソート,バイトニックソート,サンプル化バブルソートの3種のアルゴリズムを実装し,その特性を評価した。この結果,バーチャルプロセッサ比によって最適なアルゴリズムが異なる点,さらにマシンによっても最適アルゴリズムが異なることが明らかになった。即ちマシン毎にプロセッサの処理能力ならびにプロセッサ間の結合度及び通信性能が異なることからアーキテクチャに適したアルゴリズムの選択が不可欠である。例えばメッシュ結合型マシンとハイパーキューブマシンとでは、大きな通信距離の差が生じることからアーキテクチャパラメータにより、最適なアルゴリズムを選択するヒューリステイクスを考案した。超並列マシンのアーキテクチャは、そこで走行する主要なアプリケーションから決定され、必ずしも万能である必要はなく、ソートの様に全域的なランダム通信が得意とは限らず、この様なヒューリスティクスは有効である。関係データベースアルゴリズムをデータパラレルマシン上に実装し、その可能性について詳細に評価した。プログラミングは容易ではなく、又データパラレルマシンでは、負荷分散が困難であることが判明した。本年度は主記憶上でのアルゴリズム開発が中心であったが、一部2次記憶を利用した大規模処理の実験を試み,特にバーチャルプロセッサの割り付けアルゴリズムの開発を行ったが、より詳細な評価は今後の課題である。
|
Report
(1 results)
Research Products
(6 results)
