システム速度向上のためのLSIパッケージ用微細配線構造作製プロセスに関する研究
| Project/Area Number |
04J02631
|
|---|
| Research Category |
Grant-in-Aid for JSPS Fellows
|
| Allocation Type | Single-year Grants |
|---|
| Section | 国内 |
|---|
| Research Field |
Electron device/Electronic equipment
|
|---|
| Research Institution | National Institute of Advanced Industrial Science and Technology |
|---|
Principal Investigator |
菊地 克弥 独立行政法人産業技術総合研究所, エレクトロニクス研究部門, 特別研究員(PD)
|
|---|
| Project Period (FY) |
2004
|
| Project Status |
Completed (Fiscal Year 2004)
|
| Budget Amount *help |
¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 2004: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | ユビキタス情報社会 / ポリイミド / ストリップライン配線構造 / スクリーン印刷 / LSI半導体プロセス / 低誘電率材料 / ブロック共重合ポリイミド / インターポーザ |
|---|
| Research Abstract |
本研究は、近年のユビキタス情報社会の実現に向けた情報携帯端末等の小型電子機器におけるシステム速度上昇を目指し、LSIチップ間接続およびLSIパッケージの配線長の縮小のためのミクロンサイズの配線構造について、配線遅延の減少のために低誘電率な絶縁膜材料にポリイミドを、高周波伝送による損失低減のためにストリップライン配線構造を用いた、微細高密度ストリップライン配線構造に関する研究を行った。ピコ秒オーダーの超高速信号速度の伝送も可能とする配線構造として、高周波損失を防ぐための従来の集中定数線路に代わり分布定数線路の配線構造と、配線長の縮小のためのミクロンサイズにおける配線構造とを組み合わせた、微細高密度ストリップライン配線構造を用いた。このミクロンサイズの配線構造実現には、微細プロセス技術の確立が不可欠であり、従来のスクリーン印刷等の技術では実現が困難であったため、新たにLSI半導体プロセスからの応用手法を提案した。層間絶縁層は、誘電率の違いにより配線間の静電容量成分が増減するため、配線遅延減少のためには低誘電材料を用いることが不可欠である。ここで低誘電率材料をLSIパッケージ等に応用するためには、絶縁膜特性が高いだけでなく、化学変化や温度変化に強く、物理的強度も高い材料として、本研究では新しく開発されたブロック共重合ポリイミドに感光性を付与したブロック共重合感光性ポリイミドを絶縁膜に用いた。実際のストリップライン配線構造実現には、絶縁層や信号層からなる多層構造が必要になるため、これらの作製プロセス技術の確立を目指し、多層配線構造作製へのプロセス最適化を行った。これにより10Gbpsの超高速デジタル信号伝送を想定したLSIパッケージ用微細ストリップライン構造をもつLSIチップ接続基板(微細高密度インターポーザ)の作製に成功した。
|
Report
(1 results)
Research Products
(3 results)
