超並列コンピュータの能動的データ供給による同期,通信,データ共有機構の基礎研究

Research Project

Project/Area Number	05219207
Research Category	Grant-in-Aid for Scientific Research on Priority Areas
Allocation Type	Single-year Grants
Research Institution	The University of Electro-Communications
Principal Investigator	曽和将容電気通信大学, 情報システム学研究科, 教授 (00008567)
Co-Investigator(Kenkyū-buntansha)	有田隆也名古屋工業大学, 工学部, 講師 (40202759)
Project Period (FY)	1993
Project Status	Completed (Fiscal Year 1993)
Budget Amount *help	¥2,800,000 (Direct Cost: ¥2,800,000) Fiscal Year 1993: ¥2,800,000 (Direct Cost: ¥2,800,000)
Keywords	並列処理 / 並列コンピュータ / データアロケーション / プログラマブルキャッシュ / 共有メモリ / スーパコンピュータ
Research Abstract	超並列コンピュータを実用化するには解決しなければならない基本的な問題のほとんどは,"必要なデータをプロセッサに供給する"というデータ供給機構の問題に帰着する.本研究は,処理するプログラムを解析し,その処理プログラムに対し,最も最適に必要なデータを供給するプログラム(データ供給プログラム)を作成し,それを処理プログラムと並列に実行することによって,必要なデータをプロセッサに供給する方法である.データ供給プログラムは,次のような特徴をもっている. 1)データが使われる場所と時間が前もってわかる場合には,使用時間に間に合うようにデータを供給するプログラムを書くことができる. 2)データが使われる場所と時間が前もってわからない場合でも,それがわかってから一番早い時期に必要な場所にデータを用意するプログラムを書くことができる. 3)条件分岐命令の場合も,分岐するかしないかが,その問題がもつ本質的性質からわかるやいなや次のデータを供給するためのプログラムを書くことができる. 以上の性質から,いままでのコンピュータで大きな問題になっていたキャッシュミスや,プロセッサ間のデータ通信の遅れからくるデータ待ちを,極限にまで減らすことができる.本方式を要素プロセッサに対して適用し,簡単なシミュレーションを行った.これによると従来のキャッシュメモリシステムに比べて,データ待ち時間を20〜25%も減少できることが可能であることがわかった.したがって本方式によるデータ待ち時間の減少は,コンピュータのパフォーマンスを上げる上で大きな役割を果たすものと思われる.