VLSIのテスト用ランダムパターンの生成法に関する研究

• Project/Area Number: 05680248
• Research Category: Grant-in-Aid for General Scientific Research (C)
• Allocation Type: Single-year Grants
• Research Field: Statistical science
• Research Institution: The University of Tokyo
• Principal Investigator: 伏見 正則 東京大学, 工学部, 教授 (70008639)
• Project Period (FY): 1993
• Project Status: Completed (Fiscal Year 1993)
• Budget Amount: ¥1,200,000 (Direct Cost: ¥1,200,000); Fiscal Year 1993: ¥1,200,000 (Direct Cost: ¥1,200,000)
• Keywords: VLSI / テスト / ランダム・サンプリング / セル・オートマトン / ランダム・テストパターン / 有限体 / 連立1次方程式 / 離散対数

Research Abstract

VLSIの動作試験のために,ランダムな入力を与えて,その出力を正常なVLSIの出力と比較するという方法が使われている.ランダム入力発生装置として従来はフィードバック・シフトレジスタがよく使われていたが,これをVLSIチップに組込むと,フィードバック用の配線が長く複雑になるために種々の不都合が生ずることがわかり,最近ではセル・オートマトンを使う方法が注目をあびている.その設計法として従来は試行錯誤による方法が提案されていたが,これでは大規模なセル・オートマトンの設計は困難なので,われわれは,有限体上の連立1次方程式を解く,試行錯誤を必要としない方法を提案した.この方法によって良好なランダム入力を生成できるようなセルの結線を求めるプログラムを作成し,セルの個数が数十〜数百程度でも,実用的な時間内に計算を完了できることを確認した.
VLSIのテストに際しては,多数のセルの出力を並列に取り出して利用するので,セルの出力の間の相関構造を調べ,どのセルの出力を利用するのが統計的に見て良いかを明らかにする必要がある.そのためには離散対数問題を解かなければならないので,効率的なアルゴリズムは知られていないが,一応プログラムを作成し,セルの個数が数十程度までなら,相関構造を明らかにすることができるようにした.もっと効率的なアルゴリズムを考案することは,今後の研究課題である.

Research Products

• [Publications] 手塚集・伏見正則: "フィボナッチ多項式とその応用" 応用数理. 4. (1994)