Project/Area Number |
05780229
|
Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
Allocation Type | Single-year Grants |
Research Field |
計算機科学
|
Research Institution | The University of Tokyo |
Principal Investigator |
松本 尚 東京大学, 大学院・理学系研究科, 助手 (70240728)
|
Project Period (FY) |
1993
|
Project Status |
Completed (Fiscal Year 1993)
|
Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1993: ¥900,000 (Direct Cost: ¥900,000)
|
Keywords | マルチプロセッサ / バリア同期 / elastic barrier / 並列処理 / 細粒度 / 最適化コンパイラ |
Research Abstract |
本研究は密結合マルチプロセッサ上での実用的な規模のアプリケーションに対するElastic Barrier機構の有効性を定量的に評価することを目的としていた。Elastic Barrierを効率的に使用する最適化コンパイラのプロトタイプの開発、アプリケーションに対するシミュレーションによる定量評価、Elastic Barrierを実装したマルチプロセッサプロトタイプの作製、の三通りのアプローチで研究を行った。最適化コンパイラのプロトタイプは初期バ-ジョンが完成し、その最適化コードを利用したElastic Barrierの効果について報告発表を行った。また、対象とするアプリケーションを増やして従来のシミュレーションによる評価も実施した。この結果、細粒度並列性を使用してスピードアップを達成するアプリケーションに関しては非常に効果が高いことが判明した。粗粒度並列性のみで十分なスピードアップが達成されるアプリケーションに対しては、めざましい効果は得られなかったが、Elastic Barrierの使用がスピードダウンにつながることはなかった。シミュレーションでは評価不可能な規模のアプリケーションに対する評価を可能にするために、Elastic Barrierを実装した密結合マルチプロセッサプロトタイプ「お茶の水1号」の研究開発も行った。「お茶の水1号」は4台のRISCプロセッサからなる密結合マルチプロセッサであり、完成時のピークパフォーマンスは600MIPS,400MFLOPSである。交付された予算の大半はこのプロトタイプ作製の部品となるField Programmable Gate Array(FPGA)の購入に使用された。このプロトタイプの設計並びに各機能の性能見積りについては報告発表を行った。しかし、現在デバッグ中であり、2CPU分の2枚の基板が動作しているが、並列処理動作を行う段階までは達していない。本プロトタイプ上でElastic Barrierの性能データが取れ次第、公表していく予定である。
|