緩和されたアクセス順序付けモデルに基づくキャッシュ・メモリの一貫性制御の高速化

Research Project

Project/Area Number	05780243
Research Category	Grant-in-Aid for Encouragement of Young Scientists (A)
Allocation Type	Single-year Grants
Research Field	計算機科学
Research Institution	Kyoto University
Principal Investigator	森眞一郎京都大学, 工学部, 助手 (20243058)
Project Period (FY)	1993
Project Status	Completed (Fiscal Year 1993)
Budget Amount *help	¥800,000 (Direct Cost: ¥800,000) Fiscal Year 1993: ¥800,000 (Direct Cost: ¥800,000)
Keywords	キャッシュ・メモリ / 一貫性制御 / アクセス順序付けモデル / ノ-ポラル・インコンシスランシ / ライトバック型キャッシュ / メモリ更新アルゴリズム / 自浄制御 / レイテンシ隠蔽
Research Abstract	メモリ・アクセスに関する緩和されたアクセス順序付けモデルの概念を,陽にキャッシュの一貫性制御に応用し,高速かつ柔軟な一貫性制御を可能にすることを目的として以下の研究を行った. 1.イベント適応型キャッシュ・コヒーレンス方式に関する研究順序制約緩和の適用範囲をキャッシュの一貫性制御まで広げたメモリ・アクセス順序付けモデルの開発を行った.具体的には,1)一貫性制御の対象となるデータに対し,当該データに関する属性を制御情報としてソフトウェアに提供させ,2)一貫性制御が本質的に必要になった場合のみ,ハードウェアがその情報に基づいて適切な一貫性制御を行う.本モデルは「一時的な一貫性の欠如」を単に容認するだけでなく,これを積極的に利用することで,不必要な一貫性制御を排除する. 2.自浄制御回路を持つ「セルフ・クリーンアップ・キャッシュ」の開発緩和されたアクセス順序付けモデルは非常に多くの状況で,メモリ.アクセスのレイテンシを隠蔽することが可能である.しかしながら,このようなモデルを採用した場合においても,ライトバック・キャッシュでは,メモリに最新のデータが存在しなかった場合のレイテンシが,存在した場合の1.5〜2倍になってしまうという問題がある.そこで,このようなライトバック・キャッシュにおけるリ-ド・ミス時のレイテンシを軽減するための自浄制御回路をもつキャッシュを開発した.当該キャッシュでは,キャッシュ内のデータに関して一種のワーキングセット的な概念を導入し,ワーキングセットから外れたデータのうち当該キャッシュで更新されたデータをメモリに書き戻しておくことで,当該データへの他プロセッサのリ-ドミスに伴うレイテンシの軽減を図る.ある意味で,ライトバック・キャッシュとライトスルー・キャッシュの中間的なキャッシュのメモリ更新アルゴリズムの提案であり,両者の長所を兼ね備えることでリ-ド・レイテンシの軽減を図っている.