機械命令レベル並列処理プロセッサの設計支援環境に関する研究
| Project/Area Number |
05780259
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
計算機科学
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
久我 守弘 九州工業大学, マイクロ化総合技術センター, 講師 (80243989)
|
|---|
| Project Period (FY) |
1993
|
| Project Status |
Completed (Fiscal Year 1993)
|
| Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1993: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | LSI設計 / 開発支援環境 / 低レベル並列処理 / スーパースケーラ・プロセッサ / 分割・配置問題 |
|---|
| Research Abstract |
研究実施計画にしたがい,機械命令レベル並列処理プロセッサの設計支援環境について研究を行った.本年度の主な研究成果を以下に示す.
1.アプリケーションプログラムの特長抽出:本年度は特に科学技術計算の応用分野において利用頻度の高い典型的なプログラムに関して特長の抽出を行い,実行に必要となるレジスタ数・演算器数などのハードウェアの項目に関して整理した.
2.1.の結果に基づいて,科学技術計算の応用分野において最適な提案プロセッサの構成を,提案プロセッサのソフトウェア・シミュレータ上で評価し考察した.
3.プロセッサの開発支援環境を設計する上で必要となる機能,特に操作性・汎用性に関して調査し整理した.また,提案するプロセッサの各種ハードウェア機構を機能ユニット単位でハードウェア量などに関して整理し,開発支援環境の構築に必要なデータベースについて考察した.
提案プロセッサを利用者側で構築する方式について考察を行い,再構成可能な複数のゲートアレイを利用した実装環境を提案した.この実装環境は再構成可能なゲートアレイを利用することから,特にテストに関して自由度が大きいという特長がある.しかしながら,複数のゲートアレイ上に設計した論理回路システムを実装する場合,各々のゲートアレイに論理回路システムを分割/配置するための処理が必要となる.今後,ゲートアレイ向きな論理回路システムの分割/配置問題について研究を行う必要がある.
|
Report
(1 results)
Research Products
(1 results)
