集積化容易なスイッチトキャパシタ・ニューラルネットワーク学習回路

• Project/Area Number: 06855036
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 電子デバイス・機器工学
• Research Institution: Kumamoto University
• Principal Investigator: 杉谷 賢一 熊本大学, 総合情報処理センター, 助教授 (60171162)
• Project Period (FY): 1994
• Project Status: Completed (Fiscal Year 1994)
• Budget Amount: ¥900,000 (Direct Cost: ¥900,000); Fiscal Year 1994: ¥900,000 (Direct Cost: ¥900,000)
• Keywords: A / D変換 / スイッチトキャパシタ / UGB / SC積分器

Research Abstract

スイッチトキャパシタ(SC)技術を用いたディジタルニューラルネット回路の入力部となるSC高速・高精度A/D変換回路を提案した。高精度ICの実現のために、アナログ回路部の小さなオーバーサンプル型の変換方式を使用し、更に、変換速度向上と回路規模縮小のために、単位利得バッファ(UGB)を用いた。SCによるA/D変換器の基本構成要素であるSC積分器を、UGBにより実現できる新しい回路を提案した。更に、UGBの利得が製造偏差および高速動作のために、1からずれても高精度を得ることができるように、積分キャパシタの容量を微小キャパシタの接続により自動補償する回路も提案した。本回路は、補償モードにおいて基準電圧を一度積分キャパシタに転送し、その出力電圧と基準電圧を比較し、微小キャパシタを付加する。その出力が基準電圧と等しくなるまで、積分と比較及び微小キャパシタの付加を続けるというものである。本機構は、提案したSC積分器のみで構成できるため、回路規模の増大はない。この積分器は、UGBの利得が0.95程度に低下しても、完全に補償動作することをSPICEシミュレーションによって確認した。また、寄生容量やアナログスイッチからのクロックフィードスルー等を考慮にいれてシミュレーションを行ったところ、上記の補償回路が働き、これらの寄生要因の変換精度に与える影響も緩和することも確認できた。