アナログ並列型画像圧縮回路を集積化した超高速ディジタル伝送イメージセンサの研究
| Project/Area Number |
07248207
|
|---|
| Research Category |
Grant-in-Aid for Scientific Research on Priority Areas
|
| Allocation Type | Single-year Grants |
|---|
| Research Institution | Toyohashi University of Technology |
|---|
Principal Investigator |
川人 祥二 豊橋技術科学大学, 工学部, 助教授 (40204763)
|
|---|
| Project Period (FY) |
1995
|
| Project Status |
Completed (Fiscal Year 1995)
|
| Budget Amount *help |
¥2,000,000 (Direct Cost: ¥2,000,000)
Fiscal Year 1995: ¥2,000,000 (Direct Cost: ¥2,000,000)
|
|---|
| Keywords | 画像圧縮 / 画像符号化 / イメージセンサ / 2次元離散コサイン変換 / アナログ並列処理 |
|---|
| Research Abstract |
本研究では、イメージセンサからの画像情報の超高速伝送を目的とし、画像情報の圧縮符号化とディジタル並列伝送機能を集積化したイメージセンサの実現を最終的な目的としている。これは、知能ロボットにおけるビジュアルフィードバック用の画像入力装置として、また超高速現象の観察のための超高速撮像デバイスとして極めて有用である。また、このような撮像デバイスにおける画像符号化機能の集積化は、画像のディジタル化が進展する中、当然進むべき方向である。
本研究で提案する手法は、イメージセンサがアナログ情報を出力することに着目したアナログ2次元離散コサイン変換(DCT)プロセッサと量子化機能を一体化した適応量子化AD変換器に基づくものである。これにより、アナログ並列動作による高速処理と、小面積・低消費電力の2次元DCT回路が可能であるとともに、高速撮像において問題となるAD変換処理を適応的に極めて効率よく行える。
本年度においては、まず0.8μm CMOS技術に基づき、電流モード方式の8×8点2次元DCTプロセッサLSIの設計を行った。その性能は、対応するディジタル方式の2次元DCTプロセッサと比較して、処理時間が同程度であり、約1/8の面積、約1/25の消費電力で実現可能であることが見積もられた。このLSIは、現在試作中である。また、撮像部、2次元DCT部、適応量子化AD変換部を含む画像符号化イメージセンサを、半導体メーカの協力を得て、0.35μmCMOS技術に基づき、設計・試作を進めている。これらのデバイスは、今後試作、評価、最良設計と、最終目標に向けて研究を進めていく予定である。
|
Report
(1 results)
Research Products
(4 results)
