超LSI生産システムにおけるテスト工程のコスト評価
| Project/Area Number |
07650396
|
|---|
| Research Category |
Grant-in-Aid for General Scientific Research (C)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
電子デバイス・機器工学
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
中前 幸治 大阪大学, 工学部, 助教授 (40155809)
|
|---|
| Project Period (FY) |
1995
|
| Project Status |
Completed (Fiscal Year 1995)
|
| Budget Amount *help |
¥1,200,000 (Direct Cost: ¥1,200,000)
Fiscal Year 1995: ¥1,200,000 (Direct Cost: ¥1,200,000)
|
|---|
| Keywords | 超LSI生産システム / テスト工程 / テスト戦略 / ロット割り付けアルゴリズム / 稼働率 / MTBF / MTTR |
|---|
| Research Abstract |
超LSI生産システムのテスト工程であるウェーハテスト工程およびファイナルテスト工程を時間とコストの両者に関して詳細にモデル化した。このモデルを用いた離散事象シミュレーションにより次の事項を評価した。
1.超LSI生産システムにおけるウェーハテスト工程とファイナルテスト工程へのLSIテスターの最適配分
LSIテスターの直接コストは全生産コストに比べて小さいが、LSIテスターの配分のようなLSIテスト戦略は超LSIの単価に影響を与える重要な要因の一つであるを明らかにした。
2.超LSI生産システムにおけるウェーハテスト工程の評価
(1)製品ロットの割り付けアルゴリズム
先入れ先だし、ジグ交換低減化アルゴリズム、および納期考慮ジグ交換低減化アルゴリズムの3種類のロット割り付けアルゴリズムを比較した。その結果、十分な台数のLSIテスターが利用できる場合は、アルゴリズムに関わらず超LSIの単価を最小に出来ること、十分な台数のLSIテスターが利用できない場合は、単価に関してはジグ交換低減化アルゴリズムが有効であることが分かった。
(2)LSIテスターの稼働率
処理ロット数に関して最適なLSIテスター台数を選んだとき、LSIテスターの稼働率が最大に、ロットあたりのコストは最小になることが分かった。
(3)LSIテスター台数に与えるMTBF及びMTTRの影響
LSIテスターの故障間の動作時間の平均値(MTBF)と故障時の平均修理時間(MTTR)をパラメータとして処理ロット数に関するLSIテスターの最適台数を求めた。その結果、MTBFが1000時間以上、MTTRが12時間以下であれば最適台数は変化せず、コストへの影響も小さいことが分かった。
|
Report
(1 results)
Research Products
(1 results)
