ヒルベルト曲線による走査アドレス・ジェネレータの開発
| Project/Area Number |
07750437
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
情報通信工学
|
|---|
| Research Institution | Kyushu Institute of Technology |
|---|
Principal Investigator |
鎌田 清一郎 九州工業大学, 工学部・電気工学科, 助手 (00204602)
|
|---|
| Project Period (FY) |
1995
|
| Project Status |
Completed (Fiscal Year 1995)
|
| Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1995: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | ヒルベルト曲線 / 画像走査 / 空間充填曲線 / ハードウェア化 / ルックアップテーブル / 自己相似性 / 並列計算 / ペアノ曲線 |
|---|
| Research Abstract |
本研究の目的は自己相似性を有する空間充填曲線の一種であるヒルベルト曲線の走査アドレス発生のハードウェア化である。ヒルベルト曲線が自己相似性という興味深い性質をもっているにも拘わらず、その走査アドレス発生に時間がかかるという問題があったが、本研究によりルックアップテーブルを利用した高速計算法のハードウェア化が実現可能となった。本研究ではまず、空間次元数2、3、7におけるハードウェアを試作し、走査時間を計測した。(1)2次元空間では画像サイズが256×256画素、基本クロックが1MHzの場合、すべての画素の走査アドレス発生に要する時間が約0.039秒であることを確認した.ハードウェア規模は2進カウンタとルックアップテーブルに相当する小記憶容量のROMを使用することにより、ICとROMの個数は約15個程度で済み、極めてコンパクトに回路構成できることを確認した。また、ROMの部分が論理回路で簡単に設計できることも確認した。(2)3次元空間では256^3空間画素の場合を設計し、1走査に対して約9.39秒であることを確認した。また、ハードウェア規模はICとROMの個数でみると、2次元の場合より若干増えて約20個程度であることを確認した。(3)7次元空間では256^7空間画素の場合を設計し、1走査に対して計算時間が約4.03×10^<10>秒となり、次元数に対して指数関数的に計算時間が増大することを確認した。次に、本手法では並列計算が可能であるため、その並列ハードウェアを試作し、並列度に対する計算時間を計測した。実験の結果、前記(1)と同じ条件に対して並列度2の場合には約0.019秒となり、約1/2の計算時間になった。また並列度4の場合は約0.012秒となり、若干の計算速度向上が図られた。本研究成果により、これまでのラスタ走査の画像通信に対して、圧縮効率の良いヒルベルト走査による画像通信の構築が可能となった。
|
Report
(1 results)
Research Products
(6 results)
