レイアウト記述言語を用いたレイアウト再利用システムの研究
| Project/Area Number |
07750458
|
|---|
| Research Category |
Grant-in-Aid for Encouragement of Young Scientists (A)
|
| Allocation Type | Single-year Grants |
|---|
| Research Field |
System engineering
|
|---|
| Research Institution | Osaka University |
|---|
Principal Investigator |
重弘 裕二 大阪大学, 情報処理教育センター, 助手 (40243175)
|
|---|
| Project Period (FY) |
1995
|
| Project Status |
Completed (Fiscal Year 1995)
|
| Budget Amount *help |
¥900,000 (Direct Cost: ¥900,000)
Fiscal Year 1995: ¥900,000 (Direct Cost: ¥900,000)
|
|---|
| Keywords | VLSI / 設計自動化 / レイアウト / ASIC / 線形計画法 / 最小コストフロー問題 / コンパクション |
|---|
| Research Abstract |
VLSIの製造技術の進歩や,多品種少量特定用途向きICの需要の増大等にともない,様々な特性を持つVLSIのマスクレイアウトが要求されるようになった.それに対し,レイアウトの言語記述を用いて,様々なレイアウトを効率良く生成する手法が提案されている.そこで,よりコンパクトで汎用的なレイアウト記述の生成手法,および,高品質なレイアウトの高速再生成手法の構築を目指して研究を行った.具体的には,レイアウト記述の自動生成アルゴリズム,および記述からのレイアウト再生成アルゴリズムを構築し,これに基づくシステムの試作・評価を通じてアルゴリズムを改良するという形で研究を進めた.
1.アルゴリズムの構築:レイアウト記述の自動生成に関しては,以前考案したレイアウトの制約グラフを用いるアルゴリズムに関して,細部の検討を行い正当性を確認した.記述からのレイアウト再生成に関しては,線形計画法に基づく新たなアルゴリズムについて考察した.制約グラフの特徴を生かした線形計画法として,最小コストフローアルゴリズムに着目し,特に主双対法について高速化手法を考察した.
2.システムの試作・アルゴリズムの改良:レイアウト記述の自動生成においては,以前試作したシステムを引続き使用し,デジタルVLSIのセルレイアウトに対して評価実験を行った.実行時間に関して問題が残るが,レイアウト記述の量に関しては満足な結果が得られた.記述からのレイアウト再生成においては,新たに提案したアルゴリズムに基づくシステムを試作した.実行速度に関しては,以前試作したシステムと比較して,10〜40倍の高速化を達成した.回路の品質に関しては,品質の評価基準自体に関して検討が不足しており,より一層の研究が必要である.
|
Report
(1 results)
Research Products
(1 results)
