| Budget Amount *help |
¥1,100,000 (Direct Cost: ¥1,100,000)
Fiscal Year 1996: ¥1,100,000 (Direct Cost: ¥1,100,000)
|
|---|
| Research Abstract |
ファジィ演算,ニューロン演算,それに離散時間カオスの1次元写像演算には,積和演算,区分線形関数演算,MAX・MIN演算などの要素演算の組み合わせで構成できるものが多い.この着想のもとに,BiCMOS乗除算器やCMOSトランスコンダクタ回路をアレイ状に配置し,それらやMOSキャパシタとの間をパストランジスタもしくは乗算器を介した配線で接続し,パスの切り替えあるいは教師付き学習によりユーザがプログラムできる,知能システム用汎用アナログ回路のアーキテクチャの提案とその要素回路の構成を行った.
以下に本研究の結果の要点を示す.
1.電流モードBiCMOSアナログ乗除算器を設計し,0.8μmプロセスを仮定したSPICEシミュレーションをとおして,1.5Vの電源電圧のもと,フルスケール誤差0.5%以下,線形誤差0.4%以下,消費電力40μW以下,-3dB遮断周波数10MHz以上の特性が得られることを明らかにした.
2.0.8μmED-CMOSプロセスを仮定して,電源電圧1.5Vで動作する電流モード完全差動形積分器を構成し,HSPICEによるシミュレーションをとおして,50程度のQと10MHz程度の単位利得周波数が実現可能なことを明らかにした.
3.区分線形関数を教師付き学習によって内挿する電流モード回路を構成し,回路シミュレーションおよび試作したブロック回路ごとの実験によって基本回路特性を確認できた.
4.アナログ機能回路アレイの配線接続制御用ディジタル回路を,ハードウェア記述言語Verilog-HDLを用いてFPGAとして設計し,機能検証を行った.
|
