完全自己整合型ダブルゲートシリコン薄膜トランジスタの試作研究

• Project/Area Number: 08750403
• Research Category: Grant-in-Aid for Encouragement of Young Scientists (A)
• Allocation Type: Single-year Grants
• Research Field: 電子デバイス・機器工学
• Research Institution: Kyushu Institute of Technology
• Principal Investigator: 牧平 憲治 九州工業大学, マイクロ化総合技術センター, 助手 (10253569)
• Project Period (FY): 1996
• Project Status: Completed (Fiscal Year 1996)
• Budget Amount: ¥1,000,000 (Direct Cost: ¥1,000,000); Fiscal Year 1996: ¥1,000,000 (Direct Cost: ¥1,000,000)
• Keywords: シリコン薄膜トランジスタ / ダブルゲートトランジスタ / Silicon On Insulator

Research Abstract

シリコン薄膜トランジスタのゲートをシリコン活性層の上下に設けたダブルゲート構造をもつダブルゲートシリコン薄膜トランジスタについての研究を行った。この構造を作製するときに上下のゲートを精度良くアライメントをおこなうことがデバイス作製上もっとも重要となってくる。そこで本研究ではまずこの上下ゲートのアライメント誤差がトランジスタ特性に及ぼす影響を調べた。この結果、アライメント誤差がゲート長の10%以下の場合でもトランジスタのドレイン電流が約40%も変化することがわかった。また、このトランジスタについての電界強度分布を調べたところ、ゲートがソース側にシフトしている場合によりゲート絶縁膜中の電界が強くなり、その結果チャネルに誘起されるキャリアが増大することがわかった。
このことを利用し、より電流駆動能力を向上させたデバイス構造として上下ゲートをソース側にシフトさせたゲートオフセット構造をもつダブルゲートトランジスタを提案した。この構造を用いることにによって、ゲート長の10%程度のオフセットでもトランジスタのドレイン電流を30〜40%増加することができ、さらにアライメント誤差が生じた場合にもそれによる電流変動は10%程度におさえることができることがわかった。また、ドレイン近傍のインパクトイオン化が大きくなっているにもかかわらず、ドレイン耐圧が向上したように見え、トランジスタ特性がより向上することもわかった。